第六章MOS存储器

第六章MOS存储器

存储器是各种处理器的主要存储部件，并广泛应用于SoC及其它电子设备中，按功能可分为只读存储器（ROM）和随机存取存储器（RAM）两大类，分别用作固定数据存储和临时数据缓存。1§6-1

存储器的结构2思索题

1.存储器一般由哪几部分组成？

2.设计译码电路时应留意什么问题？

3.多级译码电路有什么优点？？36.1.1存储器的结构图读写控制列译码器输入/输出(N

M

)控制信号数据m位列地址n位行地址行译码器存储体各种存储器都有各自的特点，但它们的结构大体上是一样的。46.1.2存储体

存储体是由若干个存储单元组成的阵列，若字数为N，每个字的位数为M，则表示为NM

（与行数和列数可能有差别，行数N，列数M，行数列数=N

M）。不同类别存储器有不同的存储单元，但是有共同的特点：每个存储单元有两个相对稳定的状态，分别代表二进制信息“0”和“1”。(N

M

)存储体56.1.3地址译码器m位列地址列译码器n位行地址行译码器(N

M

)存储体

存储体中的每个存储单元都有自己唯一的地址（行、列），地址译码器就是将地址信号译成具体的选择地址。

一般将地址信号分为行地址信号和列地址信号，因此地址译码器分为行地址译码器和列地址译码器。66.1.4行地址译码器

1.基本原理行译码器电路的输入是来源于地址缓冲器的N位二进制地址，首先产生具有合适驱动实力的正反地址信号，然后通过编码电路译成对应存储体每一行的地址信号（一般称为字线）。A2A1A0A3字线76.1.4行地址译码器

2.多级译码技术对于大容量存储器通常选择二级译码技术，即将地址信号先分组译码（2-4译码、3-8译码），再接受集中编码，可以有效地提高译码速度。A2A1A03-8译码L7L6L5L4L3L2L1L0A3A42-4译码H3H2H1H0L0H0L1H0L7H386.1.4行地址译码器

3.地址同步限制由于地址信号到达时间不一样，易引起字线的波动，造成读写错误和功耗增加等现象。为了防止此现象发生，可加一地址输入使能信号限制。A2A1A0En字线96.1.4行地址译码器

4.电路优化设计

相邻两个与非门的输入只有一个不同且反相的信号，因此可以将这两个与非门电路和并优化，简化电路，缩小芯片面积。VDDABFCDABCD106.1.5列地址译码器

1.基本原理列译码器的输入是来源于地址缓冲器的M位二进制地址，一般先产生具有合适驱动实力的正反地址信号，再通过树状开关选择电路构成对应存储体每一列（位线）的地址信号组合。Di位线116.1.5列地址译码器

2.开关树的设计对于大容量存储器通常用四选一和二选一的组合，以避开开关树的层次过多而影响速度。CMOS开关树性能较好。四选一四选一四选一四选一四选一四选一四选一四选一四选一四选一二选一列地址选择信号126.1.6读写限制及输入输出电路读写限制电路是对存储器读操作和写操作时序上的限制，主要包括地址译码器和数据输入输出电路的限制。输入输出电路是在限制电路的限制下，将数据写入译码器指定地址的存储单元中或将指定地址存储单元中的数据输出。不同的存储器有不同的读写限制及输入输出电路，具体电路依据存储器的类别和具体要求而定。13§6-2

MaskROMMaskROM（掩膜编程只读存储器——MaskRead-OnlyMemory）14思索题

1.MaskROM的特点是什么？

2.MaskROM是如何存储信息“0”和信息“1”的？156.2.1MaskROM的特点MaskROM由用户供应码点数据（要存储的固定数据），由芯片设计者设计版图，由生产厂家制版、流片加工。芯片一旦制成，存储的信息无法变更，用户运用时只能读出已固化的数据，掉电信息也不会丢失。因此，MASKROM只能用来存储固定信息。166.2.2E/DNMOS或非存储阵列Vcc字位WordBit176.2.3准NMOS或非存储阵列Vcc位WordBit186.2.4预充低功耗结构或非存储阵列Vcc位WordBit196.2.5预充结构与非存储阵列Vcc字Word206.2.6母片形式的与非存储阵列216.2.7与或非存储阵列字Word位BitVcc226.2.8输出电路一般可以接受倒相器、倒相器链、寄存器，锁存器、触发器等，个数与同时输出的位数相同。QDCP236.2.8MaskROM应用实例

1.

96字符发生器字符由57点阵构成，通过限制35个点的明暗来显示字符图形。接受或非存储阵列（9635）：每个字线上排列35个单元，对应35个点，即每个字有35位，有MOS管的单元对应亮点。96个字符对应96条字线，每个字的对应位相接。也可接受4870阵列，每个字线对应2个字符，通过列译码分选字符输出。246.2.8MaskROM应用实例

2.液晶七段数码显示器数码7段构成，通过限制7个段的明暗来显示数码图形。接受或非存储阵列（107）：每个字线上排列7个单元，对应7个段，即每个字有7位，有MOS管的单元对应亮段。10个数字符对应10条字线，每个字的对应位相接。25§6-3EPROMEPROM（可擦除可编程ROM——Erasable-ProgrammableRead-OnlyMemory）26思索题

1.EPROM的特点是什么？

2.EROM是如何存储信息“0”和信息“1”的？276.3.1EPROM的特点用户可以依据具体须要对EPROM存储的信息进行擦除和重写。擦除是用紫外线或X射线擦除器对芯片进行照射（约30分钟），信息是一次性全部擦除，不能逐字或部分擦除；写入是运用专用编程器进行写入（须要较高的电压），信息写入后掉电不丢失。擦除和写入都要脱机进行，即不能在线擦除和写入。因此，EPROM是用来存储相对固定的信息。286.3.2FAMOS结构存储单元

1.FAMOS器件结构

FAMOS管的栅极四周被绝缘介质包围，是浮空的，所以称为“浮栅”。FAMOS管的浮栅上初始状态是没有电荷的，处于截止状态，当浮栅上有足够的电荷时，处于导通状态。这两种状态分别代表存有“0”和“1”。Floating-gateAvalance-injectionMOS浮栅雪崩注入MOSN-subSiP+P+SDP沟FAMOS296.3.2FAMOS结构存储单元

2.FAMOS浮栅充电原理0V-30VΘΘΘΘΘN-subSiP+P+SD漏极加较高的负电压时，漏区pn结沟道一侧表面的耗尽层中发生雪崩倍增，由此产生的高能电子越过Si-SiO2界面势垒，并在SiO2中电场作用下进入浮栅，当浮栅带上足够多的负电荷时，MOS管处于导通态。N-subSiP+P+ΘΘΘSD306.3.2FAMOS结构存储单元

3.FAMOS存储单元阵列X0Xn-1Y0Ym-1VS每个存储单元有一个一般MOS管和一个FAMOS管组成。一般MOS管作为门控管，其栅极为字线，漏及为位线，是存储单元数据输入输出端口。316.3.3SIMOS结构存储单元

1.SIMOS器件结构

Stacked-gateInjectionMOS迭栅注入MOSP-subSiN+N+N沟SIMOS管SDGSIMOS管是双层多晶栅结构，下层多晶称为“浮栅”，上层多晶为限制栅。SIMOS管的浮栅上没有电荷时，开启电压较低，当浮栅上有负电荷时，开启电压上升。因而，限制栅接高电平常，就有导通和截止之分，分别代表存有“0”和“1”。326.3.3SIMOS结构存储单元

2.SIMOS浮栅充电原理P-subSiN+N+SDGP-subSiN+N+SDGΘΘΘ在漏和源之间加较高的电压，使电子加速，“热电子”能量超过SiO2-Si界面势垒，再借助于限制栅G上附加的正电压，电子注入到浮栅中，浮栅带负电，开启电压变高。+V+VVss336.3.3SIMOS结构存储单元

3.SIMOS存储单元阵列每个存储单元有SIMOS管组成。其限制栅极为字线，漏极是存储单元数据输入输出端口，为位线。X0Xn-1Y0Ym-1VS34§6-4EEPROMEEPROM（电可擦除可编程ROM——Electrically

Erasable-ProgrammableRead-OnlyMemory）35思索题

1.EEPROM的特点是什么？

2.EEROM是如何存储信息“0”和信息“1”的？366.4.1EEPROM的特点用户可以依据具体须要对EEPROM存储的信息进行擦除和重写。擦除和写入可以在线进行，也可以运用专用编程器进行。信息可以一次全部擦写，也可以逐字、逐位或分区擦写；擦写过程须要较高电压，目前一般在片内产生。信息写入后掉电不丢失。由于EEPROM在线擦写速度较慢，一般用来存储须要在线更改且相对固定的信息。376.4.2Flotox结构存储单元

1.Flotox

器件结构

Floating-gate

tunneloxide浮栅隧道氧化物P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk浮栅延长区的下面有一个超薄氧区（隧道氧化层），超薄氧区下面是由离子注入形成的埋N+区，埋N+区与MOS管的漏区相连，限制栅覆盖浮栅。386.4.2Flotox结构存储单元

2.F-N隧道效应

(Fowler-Nordheim)当隧道氧化层中的电场达到107V/cm以上时，电子可以穿越隧道氧化层，对浮栅充电或使浮栅放电（确定于电场方向），过程可逆。P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk396.4.2Flotox结构存储单元

3.浮栅充电当限制栅与漏之间加较高的正向电压时，漏区电子穿越隧道氧化层到达浮栅，使浮栅充上负电荷，开启电压上升。此时，当限制栅加正常高电平常，MOS管不能导通。P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk406.4.2Flotox结构存储单元

4.浮栅放电P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk当漏与限制栅之间加较高的正向电压时，浮栅中的负电荷穿越隧道氧化层放电到漏区，开启电压下降。此时，当限制栅加正常高电平常，MOS管导通。416.4.2Flotox结构存储单元

5.Flotox结构的

存储单元阵列X0Xn-1VSY0Ym-1D0DkVCG

EEPROM的擦写方式有多种，不同的擦写方式有不同的阵列连接方式。426.4.3MNOS结构存储单元

1.MNOS

器件结构

Metal-Nitride-Oxide-SiliconSiO2和Si3N4界面处存在密度很高界面能级，这些能级对电子起陷阱作用。P-subSiN+N+SDGpolySi3N4SiO2436.4.3MNOS结构存储单元

2.干脆隧道效应在确定电场作用下，硅中的电子穿过SiO2禁带干脆进入SiO2和Si3N4界面能级陷阱中，或者界面能级陷阱中俘获的电子穿过SiO2禁带干脆进入硅中，这种现象被称作干脆隧道效应。P-subSiN+N+SDGpolySi3N4SiO2446.4.3MNOS结构存储单元

3.MNOS结构的

存储单元阵列X0Xn-1Y0Ym-1VSVG456.4.4片内高压产生电路（电荷泵）VddVppClk利用电容的自举作用将电压逐级上升，接受适当的级数达到要求值。为了便利用户在线编程，通常设计片内自产生高压电路。46§6-5SRAM

SRAM（静态随机存取存储器——StaticRandom-Access

Memory）47思索题

1.SRAM的特点是什么？

2.SRAM是如何存储信息“0”和信息“1”的？

3.SRAM读出放大器的作用是什么？

4.多端口SRAM的优点是什么？486.5.1SRAM的特点SRAM是数字系统的重要组成部分，即使不同的系统也可以运用相同的SRAM，因此SRAM是一种能大量生产的标准电路，目前嵌入式SRAM也占有相当重要地位。数字系统可依据须要在工作中对SRAM存储的信息随时进行读取和重新写入。SRAM的核心部分是一个双稳态触发器存储单元，存储的信息在掉电后将全部丢失，一般用来存储临时缓存数据。496.5.2SRAM存储单元电路SRAM的存储单元是一个双稳态RS触发器。WBBWBBWBB506.5.3SRAM存储单元工作原理单元被选中时，字线(W)为“1”，打开门控管；位线（数据通路）被打开。WBB写入时，外部送到位线(B和B)的数据强迫双稳态单元处于对应的一个稳态。

读出时，单元中存储的数据经过打开的门控管传到位线(B和B)输出。字线恢复为“0”，数据通路关闭，读或写过程结束。51WBB6.5.4SRAM存储单元版图SRAM存储阵列中的每个单元均是相同的，每个单元都有公共的电源和地线，每行上的单元有公共的字线，每列上的单元有公共的位线。因此，单元版图设计时，因考虑公用端的连接，减小单元面积。526.5.5SRAM的数据输入/输出电路DinBBDoutW/Rbuf1buf2buf写:

W/R为“1”时，输入三态缓冲器buf1和buf2打开，数据Din被传送到位线B和B；同时输出三态缓冲器buf被锁住，输出保持原来数据Dout。读：W/R为“0”时，输入三态缓冲器buf1和buf2被锁住，输出三态缓冲器buf被打开，被选存储单元送到位线B和B上的数据被输出到Dout。536.5.6SRAM的读出放大电路由于追求存储单元单元面积小、功耗低，器件尺寸设计的较小，因而驱动实力很弱，然而位线上寄生电容又较大，因此数据输出时在字线上产生的信号很弱，必需经过放大。同时应还接受提高速度、降低功耗措施。为“0”时，放大器与地断路，降低功耗；同时平衡预充电路使放大器两端B和B平衡并预充为“1”。为“1”时平衡电路关闭，放大器工作。BB平衡预充电路放大器电路VDD546.5.7SRAM整体结构电路示意图W/REnDin1Dout1DinxDoutx556.5.8单端口SRAM的特点

单端口SRAM是发展最早的一类SRAM。读和写共用一套地址译码电路和数据字线，结构简洁、面积小，广泛应用于各种数字系统。由于结构限制，单端口SRAM一次只能为一项任务供应读或写的访问。因此，作为共享存储器时，不能快速、刚好地被系统充分利用，对提高系统速度不利。存储单元设计时，同时应考虑读与写需求之间的冲突。WBB566.5.9多端口SRAM单元

1.1读1写两端口单元WaBaBaBbWb576.5.9多端口SRAM单元

2.2读1写三端口单元WaBaBaBcBbWbWc586.5.10多端口SRAM的特点多端口SRAM可以有多套地址译码电路和多套数据位线分别与每个端口对应，作为共享存储器时，可以为系统多项任务同时供应读和写的访问。但是，不允许对同一存储单元同时进行多个写，也不能对同一存储单元同时读和写。由于读写位线分别，避开了读写对单元要求的冲突。59§6-6DRAM

DRAM（动态随机存取存储器——DynamicRandom-Access

Memory）60思索题

1.DRAM的特点是什么？

2.DRAM是如何存储信息“0”和信息“1”的？

2.DRAM为什么须要读出再生放大器？616.6.1DRAM的特点DRAM是RAM中的另一大类，其特点是信息以电荷的形式存储在MOS器件的栅电容或电路的节点电容上。单元面积小，集成度高，是集成电路阶段发展的代表性产品。由于节点的漏电，DRAM存储的电荷（信息）会渐渐消逝，为了使信息得以保存，必需定时再生。掉电后，DRAM存储信息将全部丢失。626.6.2DRAM单管存储单元的结构

单管存储单元由一个门控MOS管和一个电容组成。

电容Cs由栅电容（主要部分）和pn结电容构成。工作时，栅电容的上电极多晶硅端接VDD，使P型衬底表面形成反型层，形成电容的下电极，它与MOS管的源极相连。信息存储在电容Cs上。WVDDBWBP-subCs636.6.3DRAM单管存储单元的工作原理

1.信息的写入要写入的数据由输入电路加到选中单元的位线（B）上；被选中单元的字线（W）上加高电平，电容Cs通过打开的门控管被充电或放电；字线（W）回落到低电平，门控管截止，信息就被存储在Cs上（有电荷或无电荷）。WVDDBWBP-subCs646.6.3DRAM单管存储单元的工作原理

2.信息的读出被选中单元的字线（W）上加高电平，门控管打开，电容Cs上有电荷或无电荷的状态通过MOS管被送到位线（B）上，即Cs上原存储的数据被读出；WVDDBWBP-subCs656.6.4DRAM存储阵列W0B0B1B2B3W1W2W3666.6.5DRAM读出时的问题