在Quartus中调用Modelsim进行仿真

在QuartusII中调用ModelSim进行仿真QuartusII版本：QuartusII10.0(32-bit)；安装路径为D:\Myfiles\QUARTUS_10.0ModelSim版本：ModelSimSE6.5；安装路径为D:\Myfiles\ModelsimSE一、Quartus设置在Quartusl中指明仿真工具及其路径在Quartusll中编译所需的元器件库二、建立工程及仿真在Quartusl中建立工程counter,并指明仿真工具顶层文件代码激励文件代码在Quartus中添加testbench文件在Quartus中全编译工程前仿真后仿真一、QuartusII的相关设置(1)在Quartusl中指明仿真工具及其路径在Quartusll中执行Tools\Options,打开EDAToolOptions选项卡。我们使用ModelSim进行仿真，所以在ModelSim对应的LocationofExecutable中选择ModelSim的安装路径D:\Myfiles\ModelsimSE\win32，如图1所示：图1（2）在QuartusII中编译所需的元器件库1）在ModelSim安装路径D:\Myfiles\ModelsimS（Ei新建文件夹modelsimSE_lib用于存放编译的文件2）在QuartusII10.0中执行Tools\LaunchEADSimiulationLibraryCpm在打日开的界面中Executablelocation项选择ModelSim的安装路径D:\Myfiles\ModelsimSE\Win32在Avaliablefamil中根据自己需要选择可能用的到器件系列，如cyclonestrati等；在这里可以多选择一些，以备能用到，并且一次编译后，以后就不用再编译了。LibraryLanguage^勾选VerilogOutputdirecto选择D:\Myfiles\ModelsimSE\modelsimSE_jLib设置好后界面如图2所示：图23）在图1所示界面中单击StartCompilations始编译;4）编译完成后如图3所示，依次点击OK、Close

二、在QuartusII中建立工程及仿真(1)在QuartusII中建立工程counter,并指明仿真工具为Modelsim(Verilog),这一步可以在NewProjectWizard中指定，如图4所示；也可以先建立好工程在Assignments\Setting\EDAToolSettings中的simulation选项中设置，如图5所示。图4在NewProjectWizard中指定仿真工具图5在EDAToolSettings中指定仿真工具(2)Quartus工程顶层文件counter.v代码:'timescale1ns/1ps//时间单位/时间精度modulecounter(inputclk_100M,inputrst,outputreg[3:0]cnt,〃时钟计数器outputdiv_2,//2分频outputdiv_4,//4分频outputdiv_8//8分频)；always@(posedgeclk_100Morposedgerst)beginif(rst)begincnt<=4'h0;endelsebegin

cnt<=cnt+1;endendassigndiv_2=cnt[0];assigndiv_4=cnt[1];assigndiv_8=cnt[2];endmodule'timescale1ns/1ps//仿真时间单位/时间精度(3)testbench'timescale1ns/1ps//仿真时间单位/时间精度counterdut(//产生时钟信号modulecounter_test();regclk_100M;regrst;wire[3:0]cnt;wirediv_2;wirediv_4;wirediv_8;parameterclk_cycle=10;//20M时钟parameterclk_hcycle=5;//实例化待测试模块.clk_100M(clk_100M),.rst(rst),.cnt(cnt),.div_2(div_2),.div_4(div_4),.div_8(div_8));initialbeginclk_100M=1'b1;endalways#clk_hcycleclk_100M=~clk_100M;counterdut(//产生时钟信号rst=1'b1;#10rst=1'b0;end即10个时间单位后//延时10ns即10个时间单位后，rst从1变为0initialbegin$monitor($stime〃clk_100M〃rst〃cnt,,div_2〃div_4〃div_8);#1000$stop;〃指明仿真时间endendmodule(4)在Quartus中添加testbench文件1)打开Assignments\Setting\EDAToolSettings,单击simulation选项，在如图3所示在打开的界面中选中compiletestbench，在如图6所示：图62）在图6界面中，单击TestBenchs・・，弹出图7所示界面:

3）在图7界面中，单击New,在弹出的界面中，Testbenchname一项填写counter_test；Toplevelmoduleintestbench填写counter_test；在FileName中找至Utestbench文件counter_test.v的保存路径，单击Add，如图8所示：

4）然后一路单击OK。（5）在Quartus中全编译工程，这样在工程目录下会生成simulation文件夹，内部modelSim文件夹中有三个文件分别是counter.vo（布局布线后的仿真模型文件），counter_modelsim.xrf（好像是实例化的元件），counter_v.sdo（标准延时输出文件）。（6）前仿真：在Quartus中执行Tools\RunEDAsimulationTool\EDARTLSimulationModelSim会自动启动并完成前仿真。前仿真结果如图9所示：图9（7）后仿真：在Quartus中执行Tools\RunEDAsimulationTool\EDAGateLevelSimulation在弹出的界面图10中单击Run