内部存储器-计算机组成原理课件

第三章内部存储器3.1存储器概述3.2SRAM存储器3.3DRAM存储器3.4只读存储器和闪速存储器3.5并行存储器3.6cache3.1存储器概述注意几个概念：存储位元、存储单元、存储器3.1.2存储器的分级结构寄存器微处理器内部的存储单元高速缓存（Cache）完全用硬件实现主存储器的速度提高主存储器存放当前运行程序和数据，采用半导体存储器构成辅助存储器磁盘或光盘形式存放可读可写或只读内容磁记录或光记录方式以外设方式连接和访问示意图虚拟存储器3.1.3主存储器的技术指标存储容量主存存储容量：以字节B（Byte）为基本单位半导体存储器芯片：以位b（Bit）为基本单位存储容量以210＝1024规律表达KB，MB，GB和TB厂商常以103＝1000规律表达KB，MB，GB和TB存取时间（访问时间）发出读/写命令到数据传输操作完成所经历的时间存取周期两次存储器访问所允许的最小时间间隔存取周期大于等于存取时间存储器带宽（数据传输速率）单位时间里存储器所存取的信息量存储器的技术指标：存储容量、存取时间、存储周期、存储带宽存储周期＝存取时间＋延迟时间☼小常识：内存：开机－del－CMOS－CasLatencyTime(简写为ＣＬ，通称延迟时间)，其后有值2,2.5,33.2随机读写存储器SRAM（静态RAM：StaticRAM）以触发器为基本存储单元不需要额外的刷新电路速度快，但集成度低，功耗和价格较高DRAM（动态RAM：DynamicRAM）以单个MOS管为基本存储单元要不断进行刷新（Refresh）操作集成度高、价格低、功耗小，但速度较SRAM慢基本的静态存储元阵列存储器容量的扩充扩充原因：

存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。扩展方法位扩展法字扩展法（字存储容量扩展）字位同时扩展法[例2]利用1M×4位的SRAM芯片，设计一个存储容量为1M×8位的SRAM存储器。

位扩展法[例3]用1M×8位的DRAM芯片设计2M×8位的DRAM存储器

字扩展法公式:设计要求的存储器容量d=已知芯片存储容量动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存3.4只读存储器和闪速存储器只读存储器特点：ROM只能读，不能写。永久性的存储器。分类：掩模ROM和可编程ROM掩模ROM利用掩模工艺制作。可编程ROM分类一次性编程ROM可多次编程ROM（EPROM和E2PROM）

EPROM存储元E2PROM存储元通用编程器FLASH存储器定义：也叫闪速存储器，它是一种高密度非易失性的读、写存储器。应用：Ｕ盘、掌上电脑、数字相机……FLASH存储元3.5并行存储器引入目的：为解决速度差异。分类：空间并行：双端口存储器时间并行：多体交叉存储器双端口存储器同一个存储器具有两组相互独立的读写控制线路,提供了两个相互独立的端口，都可以对存储器中任何位置上的数据进行独立的存取操作冲突：同时对同一存储单元操作。解决方法：加锁BUSY判断方法：１.CE判断2.地址有效判断多模块交叉存储器模块：由若干个存储器构成。存储器地址：要识别模块和模块内的存储单元。分类：顺序和交叉优点：一个模块有故障，其他模块照常工作缺点：串行工作，带宽不高[例5]设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少?二模块交叉存储器举例3.6cache存储器主要目的：提高存储器速度为追求高速，包括管理在内的全部功能由硬件实现(由SRAM构成）cache的基本原理CPU与cache之间的数据交换以字(字节)为单位Cache与主存间的数据传送以数据块为单位一个块(Block)由若干字组成高速命中(Hit)：微处理器读取主存的内容已包含在Cache中，可以直接读取Cache，不用访问主存高速失效(Miss)、缺失、未命中：微处理器读取主存的内容不在Cache中，需要访问主存读取一个数据块从CPU接收地址RAY（命中hit）N（失效miss）开始Cache中含RA？从Cache读RA的字送CPU从主存读含RA的块向CPU传送RA的字向Cache传送含RA的主存块结束Swf3.321、Cache以块为单位进行操作2、当CPU发出访内存操作请求后，首先由Cache控制器判断当前请求的字是否在Cache中，若在，叫命中，否则，不命中3、若命中：若是“读”请求，则直接对Cache读，与主存无关若是“写”请求：Cache单元与主存单元同时写（全写法）只更新Cache单元并加标记，移出时修改主存（写回法）只第一次写时，写入主存，其他次同写回法（写一次法）4、未命中时：若是“读”请求，则从主存读出所需字送CPU，且把含该字的一块送Cache，称“装入通过”，若Cache已满，置换算法；若是“写”请求，直接写入主存。（是否要写入缓存，又分为WTWATWTNWA)Cache的命中率命中率（HitRate）：高速命中的概率h=NcNc+Nmcache/主存系统的平均访问时间ta：

ta=htc+(1-h)tm tc＝命中时的cache访问时间 tm＝未命中时的主存访问时间h＝命中率Nc＝cache完成存取的总次数Nm＝主存完成存取的总次数设r=tm/tc表示主存慢于cache的倍率tce=ta=tchtc+

(1-h)tm1h+

(1-h)r==1r+

(1-r)hCache的访问效率e【例5】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。【解】h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%ta=tc/e=50ns/0.833=60ns或者，ta=h·tc+(1-h)·tm=60ns主存与cache的地址映射Cache通过地址映射(mapping)的方法确定主存块与Cache行之间的对应关系，确定一个主存块应该存放到哪个Cache行中全相联映射(fullyassociativemapping)可以将一个主存块存储到任意一个Cache行直接映射(directmapping)将一个主存块存储到唯一的一个Cache行组相联映射(setassociativemapping)可以将一个主存块存储到唯一的一个Cache组中任意一个行优点：命中率较高，Cache的存储空间利用率高缺点：线路复杂，成本高，速度低全相联映射优点：硬件简单，容易实现缺点：命中率低，Cache的存储空间利用率低直接映射组间采用直接映射，组内为全相联硬件较简单，速度较快，命中率较高组相联映射Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。A．直接映象；B．全相联映象；C．组相联映象。B在程序的执行过程中，Cache与主存的地址映射是由______。A．操作系统来管理的；B．程序员调度的；C．由硬件自动完成的；D．用户软件完成。CCache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。A．直接映象；B．全相联映象；C．组相联映象；D．以上都有。B如果Cache的容量为128块，在直接映象下，主存中第i块映象到缓存第

块。

imod128替换策略替换问题新主存块要进入Cache，决定替换哪个原主存块直接映射，只能替换唯一的一个Cache行全相联和组相联，需要选择替换策略（算法）1.最不常用(LFU:least-frequentlyused) 替换使用次数最少的块2.最近最少使用法(LRU:least-recentlyused) 本指替换近期最少使用的块，实际实现的是替换最久没有被使用的块3.随机法(random) 随意选择被替换的块，不依赖以前的使用情况写入策略写入Cache有些问题：确认命中，才可以对Cache块写入写入后可能导致与主存内容不一致写入策略解决主存内容的更新问题，保持正确直写法(writethrough)＝全写法写入Cache的同时也写入主存（下一级存储器）回写法(writeback)＝写回法只写入Cache，在被替换时才写回主存写一次法（writeonlyone)直写和回写的比较直（全）写策略优点：简单可靠缺点：总线操作频繁、影响工作速度解决方法：在Cache与主存间设置一级/多级缓冲器，形成实用的“缓冲直写”方式，提高速度回写策略优点：可以减少写入主存次数、提高速度缺点：硬件结构比较复杂实现方法：为了表明Cache是否被修改，需要设置一个更新位（update，污染位dirtybit）。替换时只需将被修改的Cache块内容写入主存写未命中的处理方法写访问并不需要Cache块中所有数据。写未命中时，写入的数据是否还要将其读回Cache呢？写分配法(writeallocate，WTWA) 先把数据所在的块调入Cache，然后再进行写入。类似读失效的方式，也称fetchonwrite不写分配法(no-writeallocate，WTNWA) 直接把数据写入下一级存储器，不将相应的块调入Cache，也称writearound

本章小结存储器两大功能是存储（Write）和取出（Read）。对存储器的三项基本要求是：大容量、高速度和低成本。各类存储器具有不同的特点：半导体存储器速度快、成本较高；磁表面存储器容量大、成本低但速度慢，无法与CPU高速处理信息的能力匹配。在计算机系统中，通常采用多级存储器体系结构，即高速缓冲存储器Cache、主存储器和外存储器组成的结构。提高存储器速度可以采用许多措施：采用高速器件；采用高速缓冲存储器Cache；采用并行技术等。本章需掌握内容分类层次半导体存储器的工作原理并行存储器cache存储器常用的虚拟存储系统由（