电子线路课程设计报告

-.z电子线路课程设计直接数字频率合成器实验报告电子工程与光电技术学院探测指导与控制技术指导教师：姜萍日期：2012年12月11日摘要本次实验利用QuartusII7.0软件并采用DDS技术、FPGA芯片和D／A转换器，设计了一个直接数字频率合成器，具有频率控制、相位控制、测频、显示多种波形等功能。报告中说明了整个电路的工作原理，各个子模块的设计过程及方案，以及在实验过程中碰到的问题，对问题的解决和对整个实验完成后的感想。关键字：QuartusII7.0直接数字合成器频率控制相位控制测频AbstractThise*perientusesQuartusII7.0software,DDStechnology，FPGAchipandD／Aconvertertodesignamulti—outputwaveformsignalgeneratorinwhichthefrequencyandphasearecontrollableandtestfrequency,displaywaveform.Thereporte*plainstheelectriccircuitprincipleofwork,designprocessandschemeofeverysubmodule.Besides,thereportcontainstheproblemsinthee*periment,thesolutiontotheproblemsandtheresultsoffeeling.Key:QuartusII7.0DirectDigitalFrequencySynthesizerfrequencycontrollablephasecontrollabletestfrequencyoscilloscope目录封面…………1摘要……………2Abstract………………………2目录………………31．设计要求…………42.电路工作原理……………………43.模块电路设计…………………53.1时钟脉冲发生模块………53.2频率与相位输入控制模块………………93.3累加存放模块……………103.4ROM模块…………………113.5测频模块……………………133.6动态显示模块……………133.7不同波形选择输出模块…………………144.总电路图……………………155.电路调试、仿真、编程下载…………………166．实验感想收获…………176.1遇到的问题与解决方案……176.2收获与感受……………………177.参考文献………171.设计要求本实验使用DDS的方法设计一个任意频率的正弦信号发生器，要求具有频率控制、相位控制、测频、切换波形，动态显示以及使能开关等功能。设计根本要求1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM构造配置成212×10类型；3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、通过开关〔实验箱上的Ki〕输入DDS的频率和相位控制字，并能用示波器观察加以验证；设计提高局部要求1、通过按键〔实验箱上的Si〕输入DDS的频率和相位控制字，以扩大频率控制和相位控制的*围；(注意：按键后有消颤电路)2、能够同时输出正余弦两路正交信号；3、在数码管上显示生成的波形频率；4、充分考虑ROM构造及正弦函数的特点，进展合理的配置，提高计算精度；5、设计能输出多种波形〔三角波、锯齿波、方波等〕的多功能波形发生器；6、基于DDS的AM调制器的设计；7、自己添加其他功能。2.电路工作原理DDS主要由频率预置与调节电路、相位累加器、波形储存器、D/A转换器、低通滤波器组成。频率预置与调节电路实现频率控制量的输入；相位累加器由N位加法器和N位存放器构成，在时钟的作用下，进展相位的累计。一个时钟信号，加法器就将频率控制字k与累加存放器输出的累加相位数据相加，再将结果反应送至累加存放器，以便加法器在下一个时钟信号的作用下继续与频率控制字相加。这样就能实现频率控制字的线性相位相加。由此可知，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。波形存储器〔ROM〕的相位取样地址就是相位累加器输出的数据，存储在波形存储器内的波形抽样值〔二进制编码〕经查找表查出，就可完成相位到幅值的转换。原理图：正弦查找表由ROM构成，内部存有一个完整周期正弦波的数字幅度信息，每个查找表的地址对应正弦波中0-360°*围内的一个相位点，查找表把输入的地址信息映射成正弦波的数字幅度信号。然后将波形存储器的输出送到D/A转换器，由D/A转换器将数字信号转换成模拟信号输出。而D/A输出的模拟信号经过低通滤波器,就可以得到一个频谱纯洁的正弦波。模块电路设计3.1时钟脉冲发生模块时钟脉冲发生模块是将实验箱产生的48MHz分频，得到实验所需的1Hz，1/2Hz，1mHz，1KHZ。其中1/2Hz用于测频模块，1KHz用于显示模块，1mHz用于ROM。由此，我们可以由48MHz得1MHz，由1MHz得1KHz，由1KHz得1Hz，再由1Hz得1/2Hz。故设计48分频，1000分频和2分频。〔1〕48分频分别设计了模6和模8，将它们组成得到模48计数器，实现48分频。6分频8分频48分频6分频和8分频封装后，首尾相连，组成48分频，因为8分频占空比为50%，这样可保证48分频占空比也为50%。波形仿真图如下：此时已可得到1MHz的频率〔2〕1000分频500分频2分频1000分频500分频和2分频封装后，首尾相连，组成1000分频，保证占空比为50%。波形仿真图如下：此时已可得到1KHz的频率。再用一个1000分频，得到1Hz。〔3〕2分频波形仿真图：得到1/2Hz的频率。分频模块总图3.2频率与相位输入控制模块实验为了方便对于波形相位变化的观察，采用4位频率控制字和4位相位控制字进展步长与相位的控制。其中相位控制用高4位，频率控制用低4位〔一共12位〕。用一片74163实现计数，通过开关控制74163的使能端ENT和ENP，同时使用两片74160组成10进制的计数器与74163同步计数、同步置数，得到二进制数和8421BCD码表示的相位，74163的输出作为相位控制的高4位信号，送至加法器；74160输出的作为相位控制的显示信号，送至显示模块。原理图如下：3.3累加存放模块相位累加器是一个带有累加功能的12位加法器，每来一个时钟信号〔1MHZ〕，加法器就将频率控制字k与累加存放器输出的累加相位数据相加，相加的结果又反应送至累加存放器的数据输入端，其次，为使电路具有使能功能，我们又增加了一个开关，该开关信号与时钟信号相与到达使能目的。同时我们还要使用一个加法器将相位控制量参加到存放器的输出结果，以便得到最后的地址，ROM就按照这个地址寻址输出正弦波〔包括其他波形〕的幅度从而实现相位到幅度的转换。12位加法器12位存放器其中加法器是有两种，上图所示是控制低4位的频率控制局部，还有控制高4位的相位控制未显示。3.4ROM模块正弦查找表ROM是DDS最关键的局部，设计时首先需对正弦函数进展离散采样，接着将采样的结果放到ROM模块的对应存储单元中，每一位地址对应一个数值，输出为10位。ROM中必须包含完整的正弦采样值，此设计采样个点。mif文件的生成：我们选择运用E*CEL软件直接生成正弦波的采样幅值，并以表格形式进展存储，总共有4096个值，然后新建MemoryInitializationfile后会生成一个类似E*cel的表单，我们只需把E*CEL生成的4096个幅值复制到这个表单中。正弦的MIF文件如下列图：然后将mif文件的数据导入已制作好的ROM器件，这样就能完成正弦ROM模块了。用同样的方法，就能制作余弦，锯齿，三角，方波ROM模块。如下列图所示：3.5测频模块对于测频电路模块，由于在ROM里预先存储的正弦函数的幅度值为511，所以幅度值输出的最高位每个周期由0-1的变化只有一次，因此可以利用这个变化来测试频率。只要测试出一秒中其变化的次数即是其输出正弦波的频率。给这个电路提供一个频率为1/2Hz、占空比为50%的脉冲，从而利用一个计数器记录下这期间的脉冲个数，就实现了测频。由于频率字采用四位，根本脉冲频率为1MHz，所以这个信号源提供的正弦波的频率*围为0~3662Hz。因此，计数器的*围为0~3999就可以了，显示只要做四位。3.6动态显示模块此次设计的显示电路为动态显示电路即使用一片译码器，轮流扫描显示相位字以及输出频率。由于人眼的视觉暂留现象，频率稍高就感觉不到轮流显示的现象，与同时显示的结果一致。对于动态显示，设计思想如下：频率显示以及相位字的显示共6位，一共6路信号。因此可以使用八选一数据选择器依次选择八路信号单独通过译码器7447，并使用3-8译码器控制对应的数码管显示。而对于显示信号的输出，只需要使用一个模6计数器不断的循环计数就可以简单的实现控制。此模块的设计电路图如下：3.7不同波形选择输出模块通过观察分析，只要改变ROM中所存储的幅值大小，并将改变后的幅值按一定的波形关系存储，在*种程度上就可得到一些固定的波形。在制作好不同波形的ROM后，我们还必须处理波形的选择输出，因为SmartSOPC实验箱只有2片D/A芯片，也就是说每次允许通过的波形只有2路，所以，我们设计了波形选择电路模块，波形选择模块我们采用了两路输出的方法，即由示波器的ch1、ch2输入并显示，通过外部开关组合分别选择对应的波形输出，共有5种波形，分两路输出时，一路输出两种，剩余的输出三种，因此我们准备了两个开关控制。当开关组合为“00〞时，a路输出正弦波、b路输出余弦波；当开关组合为“01〞时，a路输出锯齿波、b路输出三角波；当开关组合为“10〞时，仅a路输出方波。最后确定的选择方式为使用20片74151八选一数据选择器完成。测频显示时，只需选取一个点输入测频模块即可。利用数据选通器74151，通过2路开关的拨动选择需要输出的信号〔也可直接用软件中自带的专门选通ROM地址的器件〕，电路原理图如下：〔由于空间有限，只截了一半，及10片74151〕总电路图电路调试、仿真、编程下载各模块电路设计好之后进展初步编译，检查接线问题，然后进展波形仿真。波形仿真正确无误后，就可以将设计好的电路下载到芯片上，以进展硬件实施。在下载之前，必须先对每个管脚进展分配。具体操作为选择“Assignments﹣Pins〞，翻开“PinPlanner〞对话框。在AllPins一栏的location位置出写入每个输入输出端口对应的管脚号。每个管脚都配置完成后，在对整个电路编译一下。同时注意，为了防止烧坏芯片我们还要将不用的管脚选择输出高阻态。具体操作为选择“Assignments-Device〞,此时翻开“Setting〞对话框，在“Device〞一栏，翻开“Device&PinOptions〞对话框，选择“UnusedPins〞标签，在Reserveallunusedpins处选择“Asinputtri-stated〞将没有用到的管脚设置为高阻态。翻开实验箱电源开关，点击主编辑页面的下载按钮，当出现下载界面后，选中“Programconfigure〞，点击“Start〞按钮，开场从实验箱下载。实验感想收获6.1遇到的问题与解决方案正弦波与余弦波波形问题刚开场显示波形的时候，发现正弦波与余弦波波形不对，两个在最高点初都是直接变为了最低点。询问教师后，在知道是mif文件的数据不对。及时修改之后，波形显示终于正常了。〔B〕测频问题我们完成频率显示局部后，发现测得的频率为实际值的2倍。反复检查电路无误后，我们听从教师的建议，检查电路中实际的频率值。才发现虽然分频局部给出的是1/2Hz，但在测频电路中的实际频率却变慢了。但如果给测频局部提供1Hz的频率，却又无法显示了。该问题并没有及时的解决，实为一大遗憾。6.2收获与感受在有了EDA2的实验经历后，对于DDS实验可以说有了一定的根底。比方对软件的使用不想第一个实验那样生疏了。但尽管如此，还是会碰到很多的问