工学讲稿脉冲数字电路

工学讲稿脉冲数字电路第1页/共89页§１数字集成电路的分类

数字集成电路按其内部有源器件的不同可分为两类。

1、双极型晶体管集成电路

晶体管—晶体管逻辑(TTL） 射极耦合逻辑(ECL)

集成注入逻辑(I2L）

2、MOS(MetalOxideSemiconductor)集成电路

有源器件采用金属—氧化物—半导体场效应管，它 又可分为NMOS、PMOS和CMOS等几种类型。

3、TTL和CMOS集成电路特点。

A、TTL集成电路工作速度快、驱动能力强，但功耗 大、集成度低；第2页/共89页

B、MOS集成电路集成度高、功耗低。超大规模集成电 路基本上都是MOS集成电路，其缺点是工作速度略 低。 目前数字系统中普遍使用TTL和CMOS集成电路。

4、大、中、小规模集成电路

A、小规模集成电路(SSI），每片组件内包含10~100个 元件(或10~20个等效门)。

B、中规模集成电路(MSI)，每片组件内含100~1000个 元件(或20~100个等效门)。

C、大规模集成电路(LSI)，每片组件内含

1000~100000个元件(或100~1000个等效门)。

D、超大规模集成电路(VLSI)，每片组件内含100000 个元件(或1000个以上等效门)。第3页/共89页

目前常用的逻辑门和触发器属于SSI，常用的译码器、数据选择器、加法器、计数器、移位寄存器等组件属于MSI。常见的LSI、VLSI有只读存储器、随机存取存储器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、通用和专用数字信号处理器等。此外还有专用集成电路，它分标准单元、门阵列和可编程逻辑器件PLD。PLD是近十几年来迅速发展的新型数字器件，目前应用十分广泛。第4页/共89页

§2半导体二极管和三极管的开关特性一、半导体二极管的开关特性

1、开关特性半导体二极管具有单向导电性，即外加正向电压（大于阈值电压）时导通，反之截止。所以相当于一个受外加电压极性控制的开关。

二极管开关电路二极管的伏安特性第5页/共89页

A、电路分析：

设：输入信号的高电平VIH=VCC

，低电平VIL=0

二极管D为理性器件，即正向导通电阻为0，反向电阻为∞。

1）VI=VIH

时，D截止，VO=VOH=VCC

2）VI=VIL

时，D导通，VO=VOL=0

可以通过输入高、低电平控制二极管的开关状态，并在输出端得到相应的高、低电平。

B、门限电压（阈值电压）： 通常把电压VTH称为门限电压或阈值电压。

硅管的阈值电压为0.6—0.7V，锗管的阈值电压为0.2—0.3V。第6页/共89页2、限幅电路（限幅器）

A、电路功能： 限幅电路的功能是将输入波形的一部分传送到输出端，其余部分抑制掉，可以对脉冲波形进行整形或 变换。常用的有二极管串联上限限幅器、串联下限限幅器、串联双向限幅器；二极管并联上限限幅器、并联下限限幅器、并联双向限幅器。

B、电路分析： 限幅电路如图所示，设D工作在理想的开关状态。

1）VI>VREF时，D导通，VO≈VI 2）VI<VREF时，D截止，VO＝VREF

它将输入波形中瞬时电位低于VREF的部分波形抑制掉，而将瞬时波形高于VREF的部分波形传送到输出端。第7页/共89页

限幅电平为VREF的串联下限限幅器及工作波形图注意：在限幅器中，D截止时，D上反向电压不能超过D的反向击穿电压。第8页/共89页二、半导体三极管的开关特性

在脉冲与数字电路中，在大幅度脉冲信号作用下，半导体三极管交替工作在截止区与饱和区，作为开 关元件来使用。

1、三极管的基本开关电路及电路传输特性： 三极管的基本开关电路及电路传输特性如图示：

第9页/共89页

2、电路分析：

A、当输入电压VI<VON时，工作在截止状态，此时三 极管T相当于开关断开。

B、当输入电压VI>VON而小于某一数值时，三极管T工 作在放大区。当输入电压有一较小变化时，会引起输出电压较大的变化。

C、当输入电压大于某一数值时，三极管T工作在饱和 区，相当于开关闭合。硅管的阈值电压为0.6—0.7V，锗管的阈值电压为0.2—0.3V。第10页/共89页

3、举例：

在图示电路中，试计算当输入端分别接0V、5V和悬空时输出电压U0的数值，并指出三极管工作在什么 状态。假定三极管导通以后UBE=0.7V，电路参数如 图中所注。 解：当输入端悬空时，UBE=-10V，三极管处于截止状态，U0=10V。第11页/共89页

当输入端接Ui时，可利用戴维宁定理将接至基极与

发射极间的外电路化简为由等效电压UE和等效电阻

RE串联的单回路，如图所示。 其中： 若Ui=0V，则UE=-2.03V，故三极管处于截止状态， U0=10V。 若Ui=5V， 则UE=1.95V， 而临界饱和基极电流 可见，IB>IBS，三极管处于饱和导通状态，

U0=UCES=0.3V。第12页/共89页

§3TTL集成逻辑门一、TTL与非门：

1、电路构成：

输入级倒相级输出级第13页/共89页

A、输入级：

输入级由多发射极管T1和电阻R1组成，其作用是对输入变量A、B、C实现逻辑与，它相当于一个与门。设二极管V1~V4

的正向管压降为0.7V。输入级等效电路如下图所示。第14页/共89页

1）当输入信号A、B、C中至少有一个以上为低电平 (0.3V)时，Ub1=1V，UC

=0.3V；

2）当A、B、C全部为高电平(3.6V)时，

Ub1=4.3V，UC=3.6V。当所有输入都为高时，输出才为高，只要有一个输 入为低，输出便是低，所以起到了与门的作用。

B、倒相级： 倒相级由T2、R2、R3组成，在T2的集电极与发射极可以得到两个相位相反的电压，为输出级提供两个相位相反的驱动信号。

C、输出级： 输出级由T3、T4、T5和R4、R5组成，这种电路形式称推拉式电路，它不仅输出阻抗低，带负载能力强， 而且可以提高工作速度。第15页/共89页

2、电路分析：

A、当T1管的输入全为高时：(开门状态）

T1管处于反向偏置状态，β反=0.2 T2饱和T5饱和

T3微导通，T4截止第16页/共89页假设T2不存在。此时：

VB1=VIH+VON=3.6+0.7=4.3(V)

显然T2、T5存在的情况下，T2、T5的发射结必然同时导通。一旦T2、T5导通之后：

VB1=4.3－VBE1－VBE2－VBE5=4.3－0.7－0.7－0.7=2.2(V)

又因为，此时VE1=3.6V，VC1=1.4V。所以T1处于发射结反向偏置、集电结正向偏置的工作状态，即称为“倒置”工作状态。所以VB1被箝位在2.2V左右，T2导通使VC2被箝位在1.0V左右，所以T3导通，但T4截止。由于T5导通，所以输出为低电平。

第17页/共89页

注：发射结处于反偏（Vbe1=-0.7V），这时T1管相当于一个反向放大管（射极当集电极用），其β反=0.2，各发射极电流是很微弱的。而集电极却有较大的电流。这样Ib2电流较大，将使T2管处于饱和状态。第18页/共89页B、当T1的输入至少有一为低时：(关门状态）

T1饱和，T2截止T5截止

T3浅饱和，T4放大。第19页/共89页

此时T1的发射结导通，基极电位被箝位在：

VB1=VIL+VON=0.3+0.7=1.0(V)

由于T1工作在深度饱和状态，使VCE=0.1V，则：

VC1=VIL+VCES=0.3+0.1=0.4(V)

因此T2的发射结不会导通。T2截止后，VC2为高电平，VE2为低电平，导致T5截止，T4导通，输出为高电平。所以输入与输出之间的关系为与非关系。第20页/共89页

注：由于VE1为低，发射结将处于正偏，T1管处于饱和状态，将有很大的集电极电流（IC1）流通。

IB2是个相当大的反向驱动电流，它促使T2管很快从饱和转换为截止。 当T1的输入端接有低电平时，T1管总的来说是处于饱和状态，但却经历两种特殊的饱和阶段。当T2管即将退出饱和时，T1处于低负载电阻，大电流（IC1大）饱和状态。当T2进入截止后，T1

负载是T2的反向结电阻与R2串联，是个大电阻，

T1处于小电流饱和状态，其VCES=0.1V。第21页/共89页C、交叉漏电流

当T1输入一个为高，两个为低时，存在一个交叉漏电流。一般来说，前一级高电平负载主要是由交叉漏电流来确定。（即T4管提供此电流I交叉）。注：实际电路中，输入端有一箝位二极管，它即可以抑止输入端可能出现的负极性干扰脉冲，又可以防止输入电压为负时T1的发射极电流过大，起到保护作用。该二极管允许通过的最大电流约为20mA。

第22页/共89页

3、TTL与非门的特性与参数

A、电压传输特性

输出电压跟随输入电压变化的关系曲线，曲线如图示。曲线大致分为四段：

1)、AB段(截止区)：

当UI≤0.6V时，UB1<1.3V,故

T2,T5截止，T3,T4导通，输出为高电平。UOH=UCC－IB3R2－UBE3－UBE4=3.6V

2)、BC段(线性区)：

当0.6V≤UI＜1.3V时，T1工作在深度饱和状态，使VCE=0.1V，所以0.7V≤Ub2＜1.4V，T2开始导通，T5尚未导通。T2处于放大状态，其集电极电压Uc2随着UI的增加而下降，并通过T3、T4射极跟随器使输出电压UO也下降，下降斜率近似等于-R2/R3。

第23页/共89页

3)、CD段(转折区)：

1.3V≤UI＜1.4V，当UI略大于1.3V时，UB1约为 2.1V，T2、T5导通，T3、T4截止，输出电压迅速下降为低电平。转折区中点对应的输入电压称为阈值电压也称门槛电压。此时电路的状态由关态转换为开态。

4)、DE段(饱和区)： 当UI≥1.4V时，随着UI增加V1进入倒置工作状态， T3、T4截止，T2、T5饱和，输出为低电平UOL=0.3V。

B、几个重要参数：

a、输出高电平UOH和输出低电平UOL

电压传输特性的截止区的输出电压UOH=3.6V， 饱和区的输出电压UOL=0.3V。 一般产品规定UOH≥2.7V、UOL＜0.5V时即为合格。第24页/共89页b、阈值电压UT。

电压传输特性上转折区中点所对应的输入电压 UT≈1.3V，UT可看成与非门导通和截止的分界线。

c、开门电平UON和关门电平UOFF。

开门电平UON是保证输出电平达到额定低电平(0.3V）所允许输入高电平的最低值，通常UON=1.4V，一般产品规定UON≤1.8V。关门电平UOFF是保证输出电平为额定高电平(2.7V左右)时，允许输入低电平的最大值。通常UOFF≈1V, 一般产品要求UOFF≥0.8V。第25页/共89页d、噪声容限UNL、UNH

在电子电路中总是不同程度地存在外界的干扰，这些干扰信号称为噪声。它将影响电路的正常工作。噪声容限就是反映电路抗干扰能力的一个指标，即反映电路在多大的干扰电压下仍能正常工作。 在保证输出高、低电平不变的条件下，输入电平允许波动的范围值称为噪声容限。 低电平噪声容限用UNL表示： UNL=UOFF－UIL

若UOFF=0.8V,UIL=0.3V，则UNL=0.5V。高电平噪声容限用UNH表示：UNH=UIH－UON

若UON=1.8V，UIH=3V，则UNH=1.2V。注意：在一般条件下，影响电压传输特性的主要因素是环境温度和电源电压。总趋势：温度升高，输出高、低电平都会升高，阈值电压降低。电源电压的变化主要影响输出高电平，一般ΔVOH≈ΔVCC，输出低电平影响不大。第26页/共89页

C、输入特性(输入端）

输入特性是指输入电流与 输入电压之间的关系曲线， 输入特性如图示。分析过程中，仅考虑输入信号是高、低电平，而不考虑中间值。

设输入电流II由信号源流入V1发射极时方向为正，反之为负。

当UI＜UT时II为负，即II流入信号源，对信号源形成灌电流负载。当UI＞UT时II为正，II流入TTL门，对信号源形成拉电流负载。

第27页/共89页1)、VI为低电平：若VCC=5V,VI=VIL=0.3V（输入短路电流）此时T1饱和，T2截止输入短路电流IIS：当UI为低电平时的输入电流称为输入短路电流。典型值约为-1.5mA。

2)、VI为高电平：若VCC=5V,VI=VIH=3.6V（输入漏电流）

此时，T1处于倒置状态，T2、T5导通

74系列门电路每个输入端的IIH值一般小于40uA。第28页/共89页

D、输入负载特性 输入负载特性如图示。输入电流流过RI，在RI上产生压降而形成输入端电位UI，UI随RI变化的规律即为输入端负载特性。1)、当RI很小时UI很小，相当于输入低电平，输出高电平。为了保持电路稳定地输出高电平，必须使

UI≤UOFF，即：第29页/共89页

若UOFF=0.8V，R1=3kΩ，可求得RI≤0.69kΩ，这个电阻值称为关门电阻ROFF。可见，要使与非门稳定地工作在截止状态，必须选取RI＜ROFF。

2)、同理，为了保证与非门稳定地输出低电平，应该有UI≥UON。此时求得的输入电阻称为开门电阻RON。对于典型TTL与非门，RON=2kΩ，即：

RI≥RON时，才能保证与非门可靠导通。

第30页/共89页E、输出特性（输出端)

1)、输出低电平的输出特性：当输出为低电平时，V5饱和、V4截止，输出电流IL从负载流进V5，形成灌电流；当灌电流增加时，V5饱和程度减轻，因而UOL随IL增加略有增加。V5输出电阻约10～20Ω。若灌电流很大，使V5脱离饱和进入放大状态，UOL将很快增加，这是不允许的。通常为了保证输出低电平UOL≤0.35V，应使IL≤25mA。第31页/共89页

2)、输出高电平时的输出特性：

当输出为高电平时，V5截止，V3微饱和，V4导通，负载电流为拉电流，当拉电流IL＜5mA时，V3、V4处于射随器状态，因而输出高电平UOH变化不大。 当IL＞5mA时，V3进入深饱和，由于IR5≈IL，

UOH≈UCC-Uces4-ILR5，故UOH将随着IL的增加而降低。第32页/共89页

因此，为了保证稳定地输出高电平，要求负载电流IL≤14mA，允许的最小负载电阻RL约为170Ω。注意：由于受到功耗的限制，74系列门电路的运用条件规定，输出为高电平时，最大负载电流不能超过

0.4mA。

F、扇出系数：表示门电路能驱动同类型门的个数，是衡量门电路负载能力的指标。分低电平输出扇出系数和高电平输出扇出系数。（一般为2～8个）1）低电平输出扇出系数NL：驱动门的最大输出电流与负载门的低电平输入电流之比。2）高电平输出扇出系数NH：驱动门的最大输出电流与负载门的高电平输入电流之比。

第33页/共89页

4、举例：

A、在由74系TTL与非门组成的电路中，计算门G1能 驱动多少同样的与非门。要求G1输出的高、低电平满足VOH≥3.2V，VOL≤0.4V。与非门的输入电流为IIL≤-1.6mA，IIH<40µA。

VOL≤0.4V时输出电流最大值为IOL=16mA，

VOH≥3.2V时输出电流最大值为IOH=-0.4mA。

G1的输出电阻可忽略不计。解：当UO=VOL=0.4V时，可求得：

当UO=VOH=3.2V时，可求得：

故G1能驱动5个同样的与非门。第34页/共89页

B、在图示电路中，为保证U01=0.2V时U12≤0.5V，试 计算G1和G2为74系列与非门时R的最大允许值。 解： 对74系列而言，输入端的 电路结构如图示，

R的最大允许值为：

已知74系列TTL与非门的R1为3K，代入上式得到

R=237Ω。一般情况下，典型值R≤0.69KΩ。（关门电阻）第35页/共89页

F、传输延迟时间tpd

传输延迟时间表示输出信号 滞后于输入信号的时间。

1)、输出电压由高电平跳 变为低电平的传输延迟时间 称为导通延迟时间tPHL。

2)、输出电压由低电平跳变为 高电平的传输延迟时间称为

截止延迟时间tPLH。

tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%的两点时间间隔来确定的，如图所示。

3)、tpd为tPLH和tPHL的平均值：

通常，TTL门的tpd在3～40ns之间。

第36页/共89页

三、集电极开路门（OC门OPENCOLLECTORGATE）

在数字电路中，常希望多个门电路的输出端并联以实现“与”逻辑，这种功能称为“线与”。 而TTL门电路中，输出端是不允许并联使用。因为当两个门并接时，若一个门输出为高电平，另一个门输出低电平，就会有一个很大的电流从截止门的V4管流到导通门的V5

管(如图所示)。这个电流不仅会使导通门的输出低电平抬高，而且会使它因功耗过大而损坏。

集电极开路门是允许输出端直接并联在一起TTL门，以构成线与逻辑及线或逻辑。第37页/共89页

1、电路构成：

集电极开路门电路图及逻辑符号如图示；注：OC门在使用时，必须在输出端通过外接负载电阻接至VCC

或其它电源。2、由OC门组成的与或非逻辑电路：

1）、逻辑电路：第38页/共89页

2）、外接上拉电阻RL的选取： 外接上拉电阻RL的选取应保证输出高电平时，不低 于UOHmin；输出低电平时，不高于UOLmax。设：有n个OC门线与输出，驱动m个TTL与非门的m’个输入端。

A、当所有OC门输出高电平时：其中：IOH为每个OC门输出管截止时的漏电流，

IIH是负载门每个输入端的高电平输入电流，

m’为负载门的个数，n为OC门的个数。第39页/共89页B、当只有一个OC门输出低电平时（极限情况）：

其中：ILM是OC门允许的最大负载电流，

IIL为每个负载门输入电流的绝对值。C、电阻RL的选取：

RL的典型值为1KΩ。注：由于有上拉电阻RL存在，降低了系统的开关速度，故OC门只适用于速度不高的场合。第40页/共89页

上拉电阻的大小不仅影响线与输出的高、低电平，而且还影响门的延时、功耗和扇出等等。

3、利用OC门实现低电平向高电平的转换

输出管T5的RL可接到较高的电源EC上，用它控制输出所需要的高电平。如数码管，MOS器件等，此时EC可接10～20V。 有些OC门的输出管设计的较大，足以承受较大电流和较高电压。例SN7407（同相）/SN7406（反相)输出管允许的最大负载电流为40mA，截止时耐压为30V，足以直接驱动小型继电器和数码管等小型功率器件。

除与非门外，反相器、与门、或门、或非门都可做成OC门的输出结构，外接负载电阻的计算方法也相同。第41页/共89页

4、计算图示电路中上拉电阻RL的阻值范围。其中

G1、G2、G3是74LS系列OC门，输出管截止时的漏电流IOH<100µA，输出低电平VOL≤0.4V时允许的最大负载电流ILM=8mA。G4、G5、G6为74LS系列与非门，它们的输入电流为IIL≤-0.4mA，IIH<20µA。

OC门的输出高、低电平应满足：VOH>3.2V,VOL≤0.4V。 解：

故应取0.68kΩ<R1<5kΩ。第42页/共89页

四、三态TTL电路（三态门THREESTATEGATE） 普通TTL门的输出只有两种状态——逻辑0和逻辑1，这两种状态都是低阻输出。三态逻辑(TSL)输出门除了具有这两个状态外，还具有高阻输出的第三种状态(或称禁止状态)，这时输出端相当于悬空。

1、电路构成：

第43页/共89页

三态门的电路图及符号如图所示。 其中：G为控制输入端

2、电路分析：

A、当G=0(即G端输入低电平)时： 晶体管V6截止，其集电极UC6为高电平，使晶体管V1中与V6集电极相连的那个发射结也截止。由于和二极管VD的N区相连的PN结全截止，故VD截止，相当于开路，不起任何作用。这时三态门和普通与非门一样，完成“与非”功能，即。第44页/共89页

B、当G=1(即G端输入高电平)时：

V6饱和导通，UC6为低电平，则VD导通，使UC2被钳制在1V左右，致使V4截止。同时UC6使V1管射极之一为低电平，所以V2、V5也截止。由于同输出端相接的两个晶体管V4和V5同时截止，因而输出端相当于悬空或开路。这时三态门相对负载而言呈现高阻抗，故称这种状态为高阻态或悬浮状态，也叫禁止状态。

C、真值表：第45页/共89页

3、由三态门组成的

“与或非”电路：

注意：G1，G2不能同时为高电平，否则会发生与普通与非门电路输出端并联所造成的同样后果，致使逻辑关系混乱，器件损坏。

4、实际应用

三态门大量地用于计算机的总线接口上，由此又称之为总线驱动器，缓冲器等。它不但可以代替OC门，实现高速线或，而且可以实现数据的双向传输（即用一条传输总线，实现数据的双向传输）,这就是当今为什么大量选用三态门的原因所在。第46页/共89页

用三态门构成的双向传输总线如下图所示。注：某一时刻只能有一个三态门处于工作状态，其余的两态门处于高阻状态，则总线就可轮流传送各三态门的输出/输入信号。否则会发生与普通与逻辑门电路输出端并联所造成的同样后果，致使逻辑关系混乱，器件损坏。（74LS373）第47页/共89页

§4、MOS集成逻辑门

MOS晶体管是金属-氧化物-半导体场效应管的简称。MOS集成逻辑电路具有集成度高，功耗小，工艺简单等优点。因而在集成电路，特别是在大规模集成电路中得到广泛应用。一、MOS管的开关特性：

1、N沟道增强型MOS管：

N沟道增强型MOS管的结构及符号如图示。

第48页/共89页

2、MOS管输出特性：输出特性是指当固定栅极电压不同值时，漏电流 IDS和漏源之间电压UDS关系，NMOS管输出特性曲线 如图所示。

A、非饱和区：

VDS<(VGS-VT)

在一定的VGS值下：

VDS↑，其IDS↑B、饱和区：

VDS

>(VGS

-VT)

在一定的VGS值下：

VDS

↑，其IDS基本不变

C、截止区：

VGS<VT，IDS＝0

第49页/共89页

3、转移特性：

转移特性时指VDS为一定值时，漏极电流IDS随栅极控 制电压VGS而变化的特性曲线。NMOS管的转移特性如 图所示。

A、当UGS<UT时： 管子截止(IDS

=O)B、当UGS>UT时： 管子导通，且UGS↑→导电 沟通的电阻↓→漏电流IDS↑

C、MOS管在开关运用的条件下， 加在栅极上的电压不是高电位， 就是低电位，其转移特性可用 直线来近似。其斜率为一常数。

第50页/共89页

二、CMOS反相器

1、电路结构：

CMOS反相器电路如图示，它由两个增强型MOS场效应管组成，其中V1为NMOS管，称驱动管，V2为 PMOS管，称负载管。

NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压UTN是负值，其数值范围在2～5V之间。使电路正常工作，要求电源电压UDD＞(UTN+|UTP|)。UDD可在3～18V之间工作，其适用范围较宽。

第51页/共89页

2、电路分析：

A、当UI=UIL=0V时：

UGS1=0，因此V1管截止，而此时

|UGS2|＞|UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出为高电平。

B、当UI=UIH=UDD时：

UGS1=UDD＞UTN，V1导通，而UGS2=0＜|UTP|，因此 V2截止。此时UO=UOL≈0，即输出为低电平。可 见，CMOS反相器实现了逻辑非的功能。C、CMOS反相器在工作时，由于在静态下UI无论是高电平还是低电平，V1和V2中总有一个截止，且截止时阻抗极高，流过V1和V2的静态电流很小，因此CMOS反相器的静态功耗非常低，这是CMOS电路 最突出的优点。第52页/共89页

3、CMOS反相器的主要特性

A、电压传输特性

CMOS反相器的电压传输特性如图示。

1）AB段：

UI＜UTN输入低电平时，

UGS1＜UTN,|UGS2|＞|UTP|， 故V1截止，V2导通，

UO=UOH≈UDD， 输出高电平。

2）CD段：

UI＞UDD-|UTP|输入为 高电平，V1导通，而

|UGS2|＜|UTP|，故V2截止， 所以UO=UOL≈0， 输出低电平。第53页/共89页3）BC段：

UTN＜UI＜(UDD-|UTP|)，此时由于UGS1＞UTN，

UGS2＞|UTP|，故V1、V2均导通。若V1、V2的参数对称，则UI=1/2UDD时两管导通内阻相等UO=1/2UDD。因此，CMOS反相器的阈值电压为UT≈1/2UDD。

BC段特性曲线很陡，可见CMOS反相器的传输特性接近理想开关特性，因而其噪声容限大，抗干扰能力强。

B、电流传输特性

CMOS反相器的电流传输特性如图示：第54页/共89页

1）在AB段

由于V1截止，阻抗很高，所以流过V1和V2的漏电流几乎为0。

2）在CD段

V2截止，阻抗很高，所以流过V1和V2的漏电流也几乎为0。

3）在BC段

V1和V2均导通时才有电流iD流过V1和V2，并且在 UI=1/2UDD附近，iD最大。

C、CMOS电路特点

1）静态功耗低

CMOS反相器稳定工作时，总是有一个MOS管处于截止状态，流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。

第55页/共89页

2）抗干扰能力强。

由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。

3）电源电压工作范围宽，电源利用率高。 标准CMOS电路的电源电压范围很宽，可在3～18V范围内工作。当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。

CMOS反相器的输出电压摆幅大，UOH=UDD,UOL=0V，因此电源利用率很高。

4）负载能力强（较强的容性负载驱动能力） 由于下级门输入电阻很大,约为1010Ω,几乎不取负载电流,因此负载能力强。理论上扇出系数无穷大。但随着N出↑→CL↑→这将导致工作速度↓。

5）CMOS非门传输延迟较大，且它们均与电源电压有关.电源电压越高，CMOS电路的传输延迟越小，功耗越大。第56页/共89页D、使用CMOS门电路时应注意事项：1）输出端不允许直接接电源或地。2）除漏极开路（OD）门和三态门外，不允许两个器件的输出端直接并接。3）多余输入端不允许悬空，应按逻辑要求直接接VDD或地。若通过电阻接地，不管电阻是大是小，都相当于连接低电平。4）当速度不高时，允许输入端并联使用。E、各种MOS电路的分析技巧：1）工作管相串起“与”的作用，相并起“或”的作用。2）工作管若先串后并，则先“与”后“或”，若先并后串，则先“或”后“与”。3）每经过一个负载管就反相一次。第57页/共89页

四、其它几种CMOS门电路

1、CMOS与非门电路

电路如图所示,其中T1T2为两个串连的NMOS管，T4T3为两个并联PMOS管。

当输入均为高时：T1T2导通，T4T3截止,F为低电平,

当输入有一为低时：T1T2截止，T3T4有一导通, F为高电平，所以第58页/共89页

2、

CMOS或非门

电路如图所示，电路形式恰好与”与非门”相反。

当有一个输入为高时：T1T2中必有一个导通，同时使 T3T4截止，F为低电平。

当输入均为低时：T1T2均截止，T4T3导通，F为高电平，所以第59页/共89页

3、CMOS传输门

A、电路结构：

CMOS传输门电路结构逻辑符号如图所示：

B、电路分析：

1）控制端C加0V，在

端加UDD时： 只要输入信号的变化范围不超出0～UDD，则V1和V2同时截止，输入与输出之间呈高阻态(＞109Ω)，传输门截止。第60页/共89页

2）若C=UDD，，而且在RL远大于V1、V2的导通电阻的情况下：

当0＜UI＜UDD-UTN时V1将导通，而当|UTP|＜UI＜ UDD时V2导通。因此，UI在0～UDD之间变化时，V1和V2至少有一个是导通的，使UI与UO两端之间呈低阻态(小1kΩ)，传输门导通。

3）由于V1、V2管的结构形式是对称的，即漏极和源 极可互换使用，因而CMOS传输门属于双向器件， 它的输入端和输出端也可以互易使用。

4、模拟开关

A、电路结构： 模拟开关用来传输连续变化的模拟电压信号。 模拟开关的基本电路由CMOS传输门和一个CMOS 反相器组成，电路如图所示。第61页/共89页

B、电路分析：

当C=1时，开关接通。 当C=0时，开关断开。 因此只要一个控制电压即可工作。和CMOS传输门 一样，模拟开关也是双向器件。

第62页/共89页

五、CMOS逻辑门系列

CMOS逻辑门器件有三大系列：

4000系列，74C××系列，硅-氧化铝系列。

1、4000B系列部分器件：

2、各系列CMOS电路的技术参数：第63页/共89页

3、举例：试分析图中电路的逻辑功能，写出输出逻辑 函数式。

第64页/共89页

§5、集成门电路使用中的实际问题一、TTL电路与CMOS电路的接口

TTL电路和CMOS电路接口时，无论是用TTL电路 驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。 即必须同时满足下列各式：

注：n、m分别为负载电流IIH、IIL的个数。第65页/共89页

1、用TTL电路驱动CMOS电路

A、驱动4000系列和HC系列CMOS电路

必须设法将TTL电路的输出高电平提升到3.5V以上。可以在TTL电路的输出端接一个上拉电阻至电源UCC(+5V)(注意电阻阻值的选取）。此时，CMOS电路相当于一个同类TTL电路的负载。如果CMOS电路的电源较高，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门电路(OC门)。 另一种方案是采用一个专用的CMOS电平转换器，它由两种直流电源UCC和UDD供电，电平转换器接收TTL电平(对应于UCC)，而输出CMOS电平(对应于UDD)

B、驱动74HCT系列和74ACT系列的CMOS门电路

因两类电路性能兼容，故可以直接相接，不需外加元件和器件。

第66页/共89页

2、用4000系列CMOS电路驱动74系列TTL电路

(不包括74LS系列，74系列的IILmax＝－1.6mA。）

由于IOLmax>mIILmax不满足，因此需扩大CMOS门电路输出低电平时吸收负载电流的能力。常用以下三种方法。

A、将同一封装内的门电路并联使用以加大驱动能力。B、在CMOS门电路输出端增加CMOS驱动电路。 （如CMOS的OD门）

C、用三极管反相器作为接口电路，即用三极管电流放大器扩展电 流驱动能力。第67页/共89页

3、试计算图示电路中上拉电阻RL的取值范围。TTL与非门在VOL≤0.3V时的最大输出电流为8mA，输出端的T5管截止时有50µA的漏电流。CMOS或非门的输入电流可以忽略。要求加到CMOS或非门输入端的电压满足

VIH>4V，VIL≤0.3V。给定电源电压VDD=5V。 解：A、根据VIH>4V的要求和TTL与非门的截止漏电流可求得RL最大允许值：

B、根据VIL≤0.3V及TTL与非门的最大负载电流可求出RL的最小允许值：

所以：0.59KΏ<RL<20KΏ

典型值10KΏ第68页/共89页二、门电路多余输入端的处理措施1、TTL门电路1）悬空。易引入干扰，不采用。(相当于接逻辑高电平)2）接固定的电平。（与非门：接高电平；或非门：接低电平。)优点是不增加信号的驱动电流。3）与有用的输入端并联。优点是逻辑可靠性提高，但信号提供的驱动电流增加。2、CMOS门电路1）与有用的输入端并联。优点是逻辑可靠性提高，但会增加电路的输入电容量，影响开关速度。常在工作频率不高的情况下使用。2）接固定的电平。（与非门：接高电平；或非门：接低电平。)常在工作频率较高的情况下使用。注意：严禁悬空。易受外界干扰影响，引起器件损坏。悬空相当于接低电平。第69页/共89页三、MOS电路使用注意事项

尽管CMOS和大多数MOS电路输入有保护电路，但这些电路吸收瞬变能量有限，太大的瞬变信号会破坏保护电路，甚至破坏电路的工作。为防止这种现象发生，应注意以下几点：

1、焊接时，电烙铁外壳应接地。

2、器件插入或拔出插座时，所有电压均需除去。

3、不用的输入端应根据逻辑要求接电源UDD(与非门)，或接地(或非门)，或与其它输入端连接。

4、输出级所接电容负载不能大于500pF，否则会因输出级功率过大而损坏电路。

第70页/共89页四、TTL门与CMOS门的比较1）构成器件的材料不同。2）TTL门的工作电压5V，CMOS门为3～18V。3）TTL门的输入端悬空相当于接高电平，CMOS门电路的输入端不允许悬空，悬空相当于接低电平。4）TTL门的输入端接电阻R时，若R>RON，输入端相当于接高电平；若R<ROFF，相当于接低电平。而CMOS门电路输入端接电阻R时，不管电阻有多大都相当于接低电平。5）CMOS门电路输出高电平的数值比TTL的高，接近于电源电压，CMOS门电路输出低电平的数值比TTL的低，接近于零。第71页/共89页6）TTL门的扇出系数比CMOS门的小，计算方法也不同。CMOS门的扇出系数取决于对工作速度的要求：工作速度低扇出系数可多些，否则扇出系数少些。7）TTL门电路的噪声容限比CMOS门电路小，抗干扰能力差。例1：分析右图电路结构解：是或非结构。第72页/共89页例2、如图所示，根据给出的输入A、B波形画出输出Y1、Y2的波形（北航）解：TTL：输入端接的电阻小于关门电阻，相当于接低电平，故相当于与非门。CMOS门：接任何电阻到地都相当于输入低电平，故相当于或非门。第73页/共89页例3：如图所示，G1G2均为TTL

门电路，其输出VOH＝3V,VOL＝0.3V，IHM=0.4mA，

ILM=30mA，T的ß＝40。

T工作在开关状态，导通时

VBE=0.7V，饱和时

VCES=0.3V，最大允许集电极电流ICM=100mA;发光二极管正向导通压降VD=1.4V,

发光时，正向电流ID=5～10mA。(1)当输入ABCD取何值时，D有可能发光？(2)求限流电阻RC的取值范围。(3)若RC=0.2K，为使T导通，ß应取多大？第74页/共89页解：(1)D发光的条件是T导通，且IC(ID)=5～10mA。所以：G1必须输出高电平，则AB的取值为“0、0”G2必须输出低电平，则CD的取值为“1、1”因此：ABCD的取值为“0、0、1、1”，D才能发光。（2）设T处于饱和状态，按发光二极管的电流要求和与非门的最大允许灌电流ILM的限制，求出RC的取值范围。所以：RC的取值范围（3）T进入饱和状态时，ß的选择必须满足：IB≧IBS第75页/共89页

小结

一、本章内容提要：

1、半导体二极管和三极管的开关特性

A、硅管的阈值电压为0.6—0.7V，

B、在脉冲与数字电路中，在大幅度脉冲信号作用下， 半导体三极管交替工作在截止区与饱和区，作为开 关元件来使用。

2、TTL与非门：

A、TTL与非门电路分析

B、TTL与非门的特性与参数 输出高电平UOH和输出低电平UOL

阈值电压UT。 开门电平UON和关门电平UOFF

噪声容限UNL、UNH

输入短路电流IIS，输入漏电流IIH第76页/共89页

关门电阻ROFF、开门电阻RON

灌电流IL≤25mA、拉电流IL≤14mA，实际不允许拉电流超过0.4mA。 扇入扇出系数 导通延迟时间tPHL、截止延迟时间、平均延迟时间

3、集电极开路门（OC门） 外接上拉电阻RL的选取：

4、三态TTL电路（三态门） 逻辑符号、真值表

5、MOS集成逻辑门第77页/共89页 A、MOS管的开关特性

非饱和区、饱和区、截止区

B、CMOS反相器 电路结构、电路分析、CMOS反相器的主要特性

C、CMOS电路特点

D、其它几种CMOS门电路

CMOS与非门电路

CMOS或非门

CMOS传输门

6、集成门电路使用中的实际问题

TTL电路与CMOS电路的接口

MOS电路使用注意事项第78页/共89页

二、举例：

1、已知某与非门的电压传输特性、输入特性、输出特 性分别如图曲线所示。试求出它的有关参数。

第79页/共89页

输出高电平VOH=3.2V 输出低电平VOL=0.2V输入短路电流IIS=-1.2mA高电平输入电流IIH=0.04mA

关门电平VOOF=0