微机原理总线课件

8.1概述8.2ISA总线8.3PCI总线18.1概述总线是在模块与模块之间或者设备与设备之间传送信息的一组公用信号线。总线的特点在于其公用性，某两个模块或设备之间专用的信号线不能称为总线。总线的基本概念1970年DEC公司PDP-11小型计算机首次采用总线技术。总线结构的优点：便于采用模块化结构设计方法，简化系统设计标准总线得到各厂商的支持，便于开发相互兼容的硬件板卡和软件模块结构便于系统的扩充和升级便于故障诊断和维修…...2总线的基本概念微型计算机自诞生以来一直采用总线结构目前在微型计算机系统中常把总线作为一个独立的部件看待微机系统中的I/O接口本质上是I/O设备与微机系统总线的接口3总线的基本概念控制总线控制总线用来传送控制信号、定时信号以及具有控制含义的状态信号。在总线上，可以控制其他部件的部件称为总线主控或主设备，被控部件称为从控或从设备。根据不同的使用意义，有的控制信号为双向，有的为单向，有的为三态，有的非三态5总线的基本概念地址总线地址总线上传送地址信号，总线主控用地址信号指定其需要访问的部件（如外设、存储器单元）。总线主控发出地址信号后，总线上的所有部件均感受到该地址信号，但只有经过译码电路选中的部件才接收主控的控制信号，并与之通信。地址总线是单向的，即地址信号只能由总线主控至从控；地址总线也是三态的，非主控部件不能驱动地址总线。地址总线的根数决定总线的寻址能力。6总线的基本概念数据总线数据总线上传送数据信息，数据总线是双向的，数据信息可由主控至从控（写），也可由从控至主控（读）。数据总线是三态的，未被地址信号选中的部件，不驱动数据总线（其数据引脚为高阻）。数据总线的根数称为总线宽度。16位总线，指其数据总线为16根。7总线的性能指标3.传输率也称为总线带宽，通常指总线所能达到的最高数据传输率，单位是Bps（每秒传送字节数）计算公式：Q=W×f/NW——数据宽度；f——总线时钟频率；N——完成一次数据传送所需的时钟周期数。PCI总线1.0版的总线带宽132MBps9总线的性能指标4.是否支持突发传送总线上数据传送方式：正常传送——每个传送周期先传送数据的地址，再传送数据。突发传送——支持成块连续数据的传送，只需给出数据块的首地址，后续数据地址自动生成。PCI总线支持突发传送，ISA不支持5.负载能力总线上能够连接的设备数10总线的握手协议总线握手技术主要是解决主设备取得总线控制权后，如何在主设备和从设备之间实现可靠的寻址和数据传送问题。总线的握手方式： 同步总线 异步总线 半同步总线11总线的握手协议异步总线读命令地址数据主握手从握手AddrData异步总线上的数据传送不是在总线时钟控制下进行，而是用两条握手信号线采取请求-应答的方式进行。主设备在总线上进行读操作时，首先发出读命令和地址，待稳定后启动主设备握手信号（通知已作好读数准备），从设备识别地址和读命令后将数据送到总线上并启动从设备握手信号（回答数据已送出），主设备读取数据后撤消主设备握手信号（通知数据已接收），从设备撤消从设备握手信号（回答知道数据已被接收），接下来可以开始新的总线周期。异步总线严密的握手信号使数据传送绝对可靠，但是控制电路复杂，且握手信号在总线上来回请求应答造成额外延时，数据传送速度较低。全互锁异步总线读数据时序13总线的握手协议半同步总线PCI总线和ISA总线都采用半同步协议AddrData主设备时钟读命令地址数据DataAddr等待半同步总线在主设备的时钟信号和从设备的等待信号下传送数据。主设备在总线上进行读操作时，首先发出读命令和地址。从设备采样并识别地址，如果从设备响应速度足够快，能够在一个时钟周期完成操作，则不置起等待信号；如果从设备不能在一个时钟周期完成读操作，那么就需要置起等待信号，直到数据送到总线上再撤消等待信号。主设备在总线周期的第二个时钟上升沿对从设备的等待信号采样，如果等待信号无效，则读取数据，总线周期结束；否则在后续的时钟上升沿对从设备的等待信号采样，直到等待信号无效，再读取数据，总线周期结束。综合了同步总线和异步总线的优点半同步总线读数据时序14总线的层次结构计算机的总线系统由处于计算机系统不同层次上的若干总线组成：CPU总线、局部总线、系统总线、外部总线。CPU总线CPU、RAM、ROM、控制芯片组等芯片之间的信号连接关系称为CPU总线或主总线（HostBus），包括控制总线、地址总线和数据总线CPU总线实现了CPU与主存储器、Cache、控制芯片组、以及多个CPU之间的连接，并提供了与系统总线的接口CPU与主存储器以及Cache构成主机系统。15系统总线系统总线为主机系统与外围设备之间的通信通道。在主板上，系统总线表现为与扩展插槽相连接的一组逻辑电路和导线，所以系统总线也叫I/O通道总线系统总线必须有统一的标准，以便按标准设计各类适配卡ISA、EISA、MCA、VESA、PCI、AGP总线的层次结构17系统总线总线的层次结构主板上同一类型扩展插槽对应位置的引脚是互相连接的18局部总线用于主机与外部特定子系统之间的紧密连接，设置局部总线的目的是为了提高CPU与高带宽占用部件（如显卡）之间的数据传输速率PCI、VESA、AGP为局部总线总线的层次结构19总线的层次结构82439TXSystemController(MTXC)82371ABPCIISAIDEXcelerator(PIIX4)21总线的层次结构22PC/XT结构与PC总线

针对IBMPC/XT机(8086)PC总线时钟频率4.77MHz，总线宽度8位，寻址能力1MB、半同步时序协议，最快存储器访问周期由4个时钟周期组成——带宽约1MBpsPC/AT结构与AT总线

针对IBMPC/AT机(286)AT总线时钟频率8MHz，总线宽度16位，寻址能力16MB半同步时序协议，最快存储器访问周期由3个时钟周期组成——带宽约5MBpsPC总线与AT总线后来经过标准化，称为ISA总线IndustryStandardArchitecture——工业标准体系结构微机结构与系统总线的发展23高档PC机的三级总线结构和PCI总线

针对Pentium以上处理器PCI:PeripheralComponent——外部设备互连微机结构与系统总线的发展25高档PC机的三级总线结构和PCI总线

PCI1.0版总线时钟频率33.3MHz，总线宽度32位，寻址能力4GB、半同步时协议，支持突发传送——带宽约132MBpsPCI2.0版总线时钟频率33.3MHz，总线宽度64位，寻址能力4GB、半同步时协议，支持突发传送——带宽约264MBpsPCI2.1版总线时钟频率66.6MHz，总线宽度64位，寻址能力4GB、半同步时协议，支持突发传送——带宽约528MBps微机结构与系统总线的发展26地址线A19~A0存储器地址A19~A0，最大存储器1M。I/O地址A15~A0，最大64K，在PC及XT机上实际使用A9~A0，I/O范围为0000~03FFH。8位ISA总线接口29数据线D7~D0控制线21条8位ISA总线接口AEN：AddressEnable，地址允许信号PC总线可由CPU或DMA控制器控制，当DMAC控制总线时，它产生AEN信号，用于禁止CPU控制总线。即：30控制线21条8位ISA总线接口ALE：AddressLatchEnable，地址锁存允许在ALE的下降沿锁存来自CPU的地址信号读/写信号31控制线21条8位ISA总线接口IRQ7~IRQ2：中断请求信号总线上的设备通过IRQ7~IRQ2向主板上的中断控制器8259发出中断请求，IRQ7~IRQ2对应8259的引脚IR7~IR2。8259的8个请求输入端IR7~IR0中IRQ0被主板上的系统定时器占用、IRQ1被键盘占用，因此，IRQ0和IRQ1不在PC总线上出现32控制线21条8位ISA总线接口DRQ3~DRQ1：DMA请求信号DMA控制器8237有四个通道，允许四个设备请求进行DMA传送，但通道0用于DRAM刷新，因此，DRQ0和不在PC总线上出现:DMA响应信号33控制线21条8位ISA总线接口T/C：计数结束信号一次DMA请求可传送多个字节，当任一DMA通道传送结束时，T/C上出现高电平。ResetDrv：系统总清信号34控制线21条8位ISA总线接口 I/O通道奇偶校验信号。当I/O通道上的设备或存储器的奇偶校验有错时，该信号有效。 I/O通道准备好信号。该信号为低电平时（未准备好），使CPU或DMA插入等待周期。3516位ISA总线接口在IBMPC/AT（80286）机上首先使用，故又称为AT总线，在8位PC总线上扩展而成3616位ISA总线接口16位ISA总线在扩展PC总线时，保留了原62芯PC总线信号的大部分定义，仅做了少量更改3716位ISA总线接口在扩展的36芯插座上，ISA重新定义了部分信号24位地址信号，允许最大存储器16MSD15~SD0：16位数据信号38SBHE：总线高字节允许IRQ15、IRQ14、IRQ12、IRQ11、IRQ10AT机上使用2片中断控制器8259（主片和从片），可有15级中断请求16位ISA总线接口DMA请求/响应线3916位ISA总线接口存储器读/写信号16位访问周期信号指出当前传送的是16位总线周期总线主控当DMA控制器使用总线期间，为低电平408.3PCI总线PCI总线的引脚PCI总线支持32位和64位接口卡，64位卡有94个接插点，32位卡仅有接插点1~62

----------------------------------------------------------------|PCIComponentSide(sideB)||||||optional||____mandatory32-bitpins64-bitpins_____||___|||||||||||||||||||||||||||--|||||||--||||||||||||||^^^^^^^^b01b11b14b49b52b62b63b94微机系统采用98+22边缘接插件PCI总线的信号线包括必备的和可选的两类，其中必备信号从设备47条，主设备49条。418.3PCI总线PCI总线的引脚系统信号CLK:系统时钟信号。为所有处理提供定时，在时钟的上升沿采样总线上各信号线的信号。CLK的频率称为PCI总线的工作频率，为33MHz。RST#:复位信号。用来使PCI所有的特殊寄存器、定序器和信号恢复初始状态。428.3PCI总线PCI总线的引脚地址和数据信号

AD[31:00]地址和数据共用相同的PCI引脚。一个PCI总线传输事务包含了一个地址信号期和接着的一个(或多个)数据期。PCI总线支持猝发读写功能。C/BE[3::00]总线命令和字节使能信号。在地址期,C/BE[3:0]#定义总线命令;在数据期,C/BE[3::0]#用作字节使能。PAR奇偶校验信号。它通过AD[31::00]和C/BE[3::0]进行奇偶校验438.3PCI总线PCI总线的引脚接口控制信号

FRAME#:当一个主控设备请求总线时，采样FRAME#、IRDY#，若均为无效电平，并且同一时钟的上升沿GNT#为有效电平，就认定以获得总线控制权。在主控设备发起传输时，将FRAME#驱动为有效电平，并一直保持，直到开始传输最后一个数据时将FRAME#驱动为无效电平。IRDY#:主设备准备好信号。当与TRDY#同时有效时,数据能完整传输。在写周期,IRDY#指出数据已在AD[31::00]上;在读周期,IRDY#指示主控器准备接收数据。

44接口控制信号

TRDY#:从设备准备好信号。预示从设备准备完成当前的数据传输。在读周期,TRDY#指示数据变量已在AD[31::0]中;在写周期,指示从设备准备好接收数据STOP#:从设备要求主设备停止当前数据传送。LOCK#:锁定信号。用于锁定目标存储器地址。IDSEL:初始化设备选择。在参数配置读写传输期间,用作设备配置寄存器的片选信号。DEVSEL:设备选择信号。该信号有效时,表明总线上某设备被选中。8.3PCI总线PCI总线的引脚45仲裁信号

REQ#:总线占用请求信号。任何主控器都有它自己的REQ#信号。GNT#:总线占用允许信号,指明总线占用请求已被响应。任何主设备都有自己的GNT#信号。8.3PCI总线PCI总线的引脚46总线命令总线命令在地址期C/BE[3::0]#线有效时被译码，表明事务的类型0000中断确认中断识别命令0001特殊周期提供在PCI上的简单广播机制0010I/O读从I/O口地址中读数据0011I/O写向I/O地址空间写数据0110存储器读从内存空间中读出数据0111存储器写向内存空间写入数据1100多重存储器读只要FRAME#有效,就应保持存器管道连续,以便大量传输数据47数据传输数据传输由启动方（主控）和目标方（从控）共同完成所有事件在时钟下降沿同步，在时钟上升沿对信号线采样48