时序电路测试及研究报告_第1页
时序电路测试及研究报告_第2页
时序电路测试及研究报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

-z.时序电路测试及研究实验目的掌握常用时序电路分析，设计及测试方法。训练独立进展实验的技能。二．实验仪器及材料1.双踪示波器2.器材：74LS00二输入端四“与非〞门1片74LS10三输入端三“与非〞门1片74LS74双D触发器2片74LS112双JK触发器2片三．实验容1，异步二进制计数器用JK触发器，按图5.1所示的原理接线。Q3.Q2.Q1.Q0四个输入端接电平显示发光二极管。由CP端输入单脉冲，测试并记录Q3~Q0端状态及波形试讲异步二进制加法计数器改为减法计数器。参考加法计数器要求进展实验并记录。加法器实验图：实验结果：波形图：减法器实验图；实验结果：2.异步二—十进制加法计数器用JK触发器，按图5.2所示的原理接线，Qd，Qc,Qb，Qa,四个输入端接电平显示发光二极管，CP端接连续脉冲或单脉冲。在CP端输入脉冲，观察CP，Qd，,Qc,,Qb及Qa的状态变化画出CP，，Qd，,Qc,,Qb及Qa的波形。实验图：实验结果：,3.自循环移位存放器——环形计数器〔1〕，用D触发器，按图5.3所示的原理接线，QD，QC，QB，QA四个输出端接电平显示发光二极管。将触发器A,B,C,D的状态置为“1000〞，用单脉冲计数，记录个触发器的状态。改为连续脉冲计数，并将其中一个状态为“0〞的触发器置为“1〞(模拟干扰信号作用的结果)观察计数器能否正常工作。分析原因。实验图：实验结果：〔2〕，按图5,4所示的原理接线，与非门用74LS10〔三输入端三“与非〞门〕重复上述实验，比照实验结果，总结关于自启动的体会。实验图：实验结果：四，实验小结虽然每个数字电路系统可能包含有组合电路，但是在实际应用中绝大多数的系统还包括存储元件，我们将这样的系统描述为时序电路。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位存放器、存储器等电路都是时序电路的典型器件，时序逻辑电路的状态是由存储电路来记忆和表示的。时序电路的行为是由输入、输出和电路当前状态决定的。输出和下一状态是输入和当前状态的函数。通过对时序电路进展分析，可以得到关于输入、输出和状态三者的时序的一个合理描述。如果一个电路包含这样的触发器，该触发器的时钟输入是直接驱动或者有一个时钟信号间接驱动的，同时这个电路在正常执行时不需加载直接置位和间接置位，则我们就称这个电路为同步时序电路。触发器可以是任何类型的，逻辑图可以包括也可以不包括组合逻辑。在本此实验中我经过反复的调整与查找问题，终于做出了实验，让我更加深刻的了解了时序逻辑构造，这是数电的最后一次实验，这个实验比之前的实验无论难度还是复杂度都比之前的电路更加有难度，在进展实验的

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论