第四章集成电路制造工艺

第四章集成电路制造工艺第一页，共95页。4.1双极集成电路工艺流程4.2MOS集成电路工艺流程4.3光刻与刻蚀技术4.4氧化4.5扩散与离子注入4.6化学气相沉积（CVD）4.7接触与互连4.8隔离技术4.9封装技术第二页，共95页。集成电路制造工艺图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等制膜：制作各种材料的薄膜第三页，共95页。4.3.1光刻工艺简介光刻三要素：光刻胶；掩膜版；光刻机光刻胶又叫光致抗蚀剂、光阻材料，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变正胶（曝光后可溶）：分辨率高，在超大规模集成电路工艺中，一般只采用正胶负胶（曝光后不可溶）：分辨率差，适于加工线宽≥3m的线条掩膜版：在石英片上镀铬、氧化铬、氧化铁等吸收紫外线的膜。4.3光刻与刻蚀技术第四页，共95页。正胶：曝光后可溶负胶：曝光后不可溶第五页，共95页。三种光刻方式4.3.2几种常见的光刻方法第六页，共95页。三种光刻方法的特点：接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25m)，可以大大减小掩膜版的损伤，分辨率较低。投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，是目前用的最多的曝光方式。第七页，共95页。4.3.3超细线条光刻技术甚远紫外线(EUV)电子束光刻X射线离子束光刻第八页，共95页。4.3.4刻蚀技术湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法2)干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的第九页，共95页。湿法腐蚀：湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀优点：选择性好、重复性好、生产效率高、设备简单、成本低缺点：钻蚀严重、对图形的控制性较差第十页，共95页。干法刻蚀溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差等离子刻蚀(PlasmaEtching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差反应离子刻蚀(ReactiveIonEtching，简称为RIE)：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术第十一页，共95页。4.4氧化工艺

氧化：制备SiO2层4.4.1SiO2的性质及其作用

SiO2是一种十分理想的电绝缘材料，其电阻率高达1016Ω·cm；耐击穿能力较强。它的化学性质非常稳定，室温下它只与HF酸发生化学反应。第十二页，共95页。氧化硅层的主要作用在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分；扩散时的掩蔽层，离子注入的阻挡层(有时与光刻胶、Si3N4层一起使用)；作为集成电路的隔离介质材料；作为电容器的绝缘介质材料；作为多层金属互连层之间的介质材料；作为对器件和电路进行钝化的钝化层材料。第十三页，共95页。4.4.2热氧化形成SiO2的机理

1）反应方程式：

Si（固体）＋O2→SiO2（固体）Si（固体）＋2H2O→SiO2（固体）＋2H2↑2）反应所经过的三个步骤：

（1）氧化剂从气体内部被传输到气体/SiO2界面；（2）通过扩散穿过已经形成的SiO2层；（3）在SiO2/Si界面处发生化学反应。生长的SiO2层厚度为d时，所消耗的Si层厚度为0.44d第十四页，共95页。

3）影响Si表面氧化速率的三个关键因素：（1）温度：温度高，反应快。

（2）氧化剂的有效性：扩散系数：H2O在SiO2中的扩散系数远大于O2。溶解度：在SiO2层中，H2O的溶解度比O2高约600倍。（3）Si层表面势或表面能量：与Si的晶向、掺杂浓度及氧化前的表面处理有关。第十五页，共95页。4.4.3SiO2的制备方法热氧化法干氧氧化：氧化速度慢水蒸汽氧化：氧化速度快，但氧化层疏松，缺陷多湿氧氧化：与光刻胶的附着性不是很好干氧－湿氧－干氧(简称干湿干)氧化法氢氧合成氧化：生长速度高；质量好；均匀性和重复性好化学气相沉积法热分解沉积法溅射法第十六页，共95页。进行干氧和湿氧氧化的氧化炉示意图第十七页，共95页。杂质掺杂掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触。磷(P)、砷(As)→N型硅硼(B)→P型硅掺杂工艺：扩散、离子注入4.5扩散与离子注入第十八页，共95页。4.5.1扩散替位式扩散：杂质离子占据硅原子的位置：1）Ⅲ、Ⅴ族元素2）一般要在很高的温度（950～1280℃）下进行3）磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层间隙式扩散：杂质离子位于晶格间隙：1）Na、K、Fe、Cu、Au等元素（对器件危害严重）2）扩散系数要比替位式扩散大6～7个数量级第十九页，共95页。杂质横向扩散示意图杂质除了纵向扩散，还有横向扩散第二十页，共95页。1）固态源扩散：如B2O3、P2O5、BN等4.5.2扩散工艺第二十一页，共95页。2）利用液态源进行扩散液态源：硅：四乙氧基硅烷（TEOS），分子式Si(OC2H5)4

磷：三氯氧磷，分子式POCl3

硼：硼酸三丙脂，分子式B(CH3CH2CH2O3)第二十二页，共95页。4.5.3离子注入离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定

掺杂的均匀性好温度低：小于600℃可以精确控制杂质分布可以注入各种各样的元素横向扩展比扩散要小得多。可以对化合物半导体进行掺杂第二十三页，共95页。离子注入系统的原理示意图

离子束与晶体主轴偏离7°～10°（类似于非晶靶），以减少沟道离子的数目第二十四页，共95页。离子注入到无定形靶中的高斯分布情况第二十五页，共95页。4.5.5退火退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火退火的作用：1）激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用2）消除损伤退火方式：1）炉退火2）快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)第二十六页，共95页。4.6化学气相沉积(CVD)化学气相沉积(ChemicalVaporDeposition)：通过气态物质的化学反应在衬底上沉积一层薄膜材料的过程CVD技术特点：1）具有沉积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点2）CVD方法几乎可以沉积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等第二十七页，共95页。化学气相沉积的分类：常压化学气相沉积(APCVD)低压化学气相沉积(LPCVD)等离子增强化学气相沉积(PECVD)第二十八页，共95页。APCVD反应器的结构示意图第二十九页，共95页。

LPCVD反应器的结构示意图第三十页，共95页。平行板型PECVD反应器的结构示意图第三十一页，共95页。4.6.2单晶硅的化学气相沉积(外延)

一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片。外延技术主要有：1）液相外延（LiquidPhaseEpitaxy，LPE）2）气相外延（VaporPhaseEpitaxy，VPE）

卤化物气相外延（HyrideVaporPhaseEpitaxy，HVPE）：SiCl4＋2H2→Si＋4HCl↑金属有机物化学气相外延（MOVPE，或称为MOCVD）3）分子束外延（MBE）第三十二页，共95页。气相外延用掺杂源：

砷烷（AsH3）、磷烷（PH3）等乙硼烷（B2H6）（沸点：－92.5℃；火箭推进剂）第三十三页，共95页。4.6.3二氧化硅的化学气相沉积

可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源低温CVD氧化层：低于500℃反应源：硅烷和氧气

SiH4＋O2→SiO2＋H2↑中等温度沉积：500～800℃反应源:四乙氧基硅烷（又称正硅酸乙酯，缩写：TEOS）Si(OC2H5)4→SiO2＋副产物高温沉积：900℃左右反应源:

二氯硅烷和笑气

SiCl2H2＋2N2O→SiO2＋2N2↑＋2HCl↑第三十四页，共95页。4.6.4多晶硅的化学气相沉积利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。多晶硅的化学气相沉积：中等温度(780～820℃)的LPCVD或低温(300℃)PECVD方法沉积第三十五页，共95页。多晶硅的ECR-PECVD5％的高纯SiH4（Ar气稀释）和高纯H2PECVD的主要优点：沉积温度低；成膜质量高。第三十六页，共95页。4.6.5氮化硅的化学气相沉积1）LPCVD方法：

SiCl2H2＋4NH3Si3N4＋6H2↑

＋6HCl↑

2）PECVD方法：

SiH4＋NH3SiNH＋3H2↑2SiH4＋N2

→2SiNH＋3H2↑PECVD生长的氮化硅有阻挡水和钠离子扩散的功能，且抗划伤。氮化硅主要用作局域氧化的掩蔽层第三十七页，共95页。4.7接触与互连Al是目前集成电路工艺中最常用的金属互连材料,但Al连线也存在一些比较严重的问题电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题IBM、Motorola等已经开发成功目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加第三十八页，共95页。特性AlAuAgCu电阻率（μΩ·cm）2.42.351.591.71熔点（℃）66010639601083热导率（w/cm)2.383.154.253.98抗电迁移性低高很低高抗腐蚀性高很高低低金银铜铝的特性比较：第三十九页，共95页。Cu的双镶嵌工艺镶嵌：damascene第四十页，共95页。

铜布线取代铝作为IC互连的困难：1）铜难以刻蚀；解决办法：化学机械抛光（CMP）

抛光剂:二氧化硅悬浮颗粒＋氢氧化钾溶液2）铜是快扩散杂质，铜原子不但很容易扩散进入氧化物或介质材料，形成互连线的低击穿，而且铜快扩散到硅中形成深能级陷阱，或与硅在较低温度下(<200℃)反应生成Cu3Si，导致对有源区的沾污而引起结漏电和阈值电压VT漂移。解决办法：在铜与氧化物及介质材料之间加入一层阻挡层。

第四十一页，共95页。合适的阻挡层材料必需具备以下条件：1）能够阻挡铜原子的扩散；2）具有低的薄层电阻；3）具有很好的热稳定性，能经受器件制造过程中高温的影响；4）与铜和其他介质层都有很好的界面接触，并且不与铜和介质材料起反应；5）必须与化学机械抛光工艺兼容。其中过渡金属元素及其氮化物引起广泛关注，主要包括W、WN、Ta、Nb、TaN、TiN、TaSiN和TiNx等。因为过渡金属及其氮化物都有很强的导电性、较高的熔点和对铜原子的阻挡特性。其中TiN已在铝的金属化工艺中得到了应用。第四十二页，共95页。

在实际的铜/阻挡层结构中，阻挡层的厚度应控制在100nm以下。有数据表明，对于亚微米超大规模集成电路而言，其阻挡层不超过10nm，在600℃条件下，30分钟内不会发生铜扩散穿过该阻挡层的现象。第四十三页，共95页。4.7.1金属膜的形成方法－物理气相沉积（PVD）蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，沉积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种。溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上。第四十四页，共95页。蒸发原理图第四十五页，共95页。4.7.2难熔金属硅化物栅及其复合结构

为了提高速度和集成度，可按比例缩小器件的特征尺寸，当特征线宽小于1.5μm时，多晶硅栅遇到问题：作为栅和局域互连材料的多晶硅的电阻率较高（大于500μΩ·cm），其寄生电阻限制了集成电路速度。作为替代多晶硅的材料，要求具有电阻率低、高温稳定性好，与集成电路工艺兼容等特点。

Al电阻率低，但熔点太低（660℃）。

W、Mo熔点高，但它们与硅栅刻蚀后的工艺不兼容。

实验发现难熔金属硅化物如TiSi2、CoSi2、TaSi2、MoSi2、WSi2等是替代多晶硅的理想材料。第四十六页，共95页。几个概念★场区：硅片上不制作器件的区域（除栅区和有源区之外的区域）★栅区：栅极下方形成导电沟道的区域★有源区：直接从外部接收和向外部送出电信号的区域（指MOS管的源区和漏区）栅结构材料Al-二氧化硅结构多晶硅-二氧化硅结构难熔金属硅化物/多晶硅-二氧化硅结构第四十七页，共95页。自对准金属硅化物(Salicide)工艺沉积多晶硅、刻蚀并形成侧壁氧化层；沉积Ti或Co等难熔金属快速热处理（RTP）并选择腐蚀侧壁氧化层上的金属；最后形成Salicide结构SOI:

绝缘衬底上的硅第四十八页，共95页。4.8隔离技术PN结隔离场区隔离绝缘介质隔离沟槽隔离第四十九页，共95页。SBC在双极模拟电路和电压为15～30V的电源电路中广泛应用。缺点：（1）隔离区宽，集成度低；（2）集电极与衬底及基极间的PN结寄生电容较大，电路速度受限。4.8.1双极集成电路的隔离工艺1）标准隐埋集电极隔离工艺（SBC）第五十页，共95页。2）集电极扩散隔离工艺（CDI）优点：（1）隔离面积小；（2）比SBC工艺简单。缺点：（1）集电极与衬底及基极间的PN结寄生电容较大，电路速度受限；（2）集电极－基极结的击穿电压低，只能在小电源电压的器件中使用。第五十一页，共95页。3）介质隔离（DI）优点：隔离效果好。缺点：（1）研磨背面时要求精确机械定位；（2）沉积多晶硅时，硅片容易翘曲。第五十二页，共95页。4）等平面氧化物隔离工艺半等平面氧化物隔离工艺在等平面工艺中，增加刻蚀Si的工艺（刻蚀掉的Si层厚度是氧化层厚度的0.56倍）第五十三页，共95页。横向是氧化物隔离；纵向是PN结隔离优点：寄生电容小；隔离面积小；适于制作高速、高集成度的集成电路，是双极集成电路的最佳隔离方案之一。第五十四页，共95页。目的：防止场寄生晶体管开启（1）增大场氧化层厚度；（2）沟阻注入：提高场氧化层下面硅层的表面掺杂浓度。从而提高寄生MOSFET的阈值电压。4.8.2MOS集成电路隔离工艺第五十五页，共95页。1）标准场氧化隔离场氧化层厚度是栅氧化层的7～10倍。缺点：场氧化层厚；台阶覆盖不好。第五十六页，共95页。2）局域氧化隔离(LOCOS)工艺优点：(1)台阶覆盖好；(2)自对准沟阻注入，可节省隔离区面积；(3)漏、源与衬底PN结间的寄生电容小，工作速度高。第五十七页，共95页。3）开槽回填隔离－沟槽隔离工艺第五十八页，共95页。4.9封装技术基本功能：1）为芯片提供机械支撑和环境保护；2）接通芯片的电流通路；3）提供信号的输入/输出通路；4）提供热通路，散热作用。第五十九页，共95页。集成电路封装工艺流程第六十页，共95页。封装级别：0级封装：芯片上器件本体的互连1级封装：芯片上的输入/输出与基板互连2级封装：将封装好的元器件或多芯片组件用多层互连布线板组装成部件、插件或小整机3级封装：用插件或小整机组装成机柜整机第六十一页，共95页。各种封装类型示意图第六十二页，共95页。集成电路制造工艺第六十三页，共95页。4.1双极集成电路制造工艺第六十四页，共95页。第六十五页，共95页。制作埋层初始氧化，热生长厚度约为500～1000nm的氧化层（做砷注入的阻挡层）光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉（露出埋层区），并去掉光刻胶进行大剂量As+注入并退火，形成n+埋层双极集成电路工艺第六十六页，共95页。生长n型外延层利用HF腐蚀掉硅片表面的氧化层将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定第六十七页，共95页。形成横向氧化物隔离区热生长一层薄氧化层，厚度约50nm（做氮化硅的缓冲层）沉积一层氮化硅，厚度约100nm（做氧化时的掩蔽层）光刻2#版(场区隔离版)第六十八页，共95页。形成横向氧化物隔离区利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉进行硼离子注入（形成沟道隔断区）第六十九页，共95页。形成横向氧化物隔离区去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区去掉氮化硅层第七十页，共95页。形成基区光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区基区离子注入硼（形成p型基区）第七十一页，共95页。形成接触孔：光刻4#版(基区接触孔版)进行大剂量硼离子注入（形成p＋区，便于做欧姆接触）刻蚀掉接触孔中的氧化层（氮化硅的缓冲层，约50nm厚）第七十二页，共95页。形成发射区光刻5#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔进行低能量、高剂量的砷离子注入，形成n型发射区和集电区第七十三页，共95页。金属化沉积金属，一般是铝或Al-Si、Pt-Si合金等光刻6#版(连线版)，形成金属互连线合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450℃、N2-H2气氛下处理20～30分钟形成钝化层在低温条件下(小于300℃)沉积氮化硅光刻7#版(钝化版)刻蚀氮化硅，形成钝化图形第七十四页，共95页。第七十五页，共95页。4.2CMOS集成电路制造工艺第七十六页，共95页。第七十七页，共95页。形成N阱初始氧化（形成氮化硅的缓冲层）沉积氮化硅层（做砷或磷离子注入的掩蔽层）光刻1版，定义出N阱反应离子刻蚀氮化硅层（露出N阱区）N阱离子注入，注入磷或砷离子第七十八页，共95页。形成P阱去掉光刻胶在N阱区生长厚氧化层（硼注入时的掩蔽层），其它区域被氮化硅层保护而不会被氧化去掉氮化硅层（露出p阱区）

P阱离子注入，注硼第七十九页，共95页。推阱退火驱入去掉N阱区的氧化层第八十页，共95页。形成场隔离区生长一层薄氧化层缓冲层沉积一层氮化硅光刻场隔离区，非隔离区被光刻胶保护起来反应离子刻蚀氮化硅场区离子注入（沟阻注入）热生长厚的场氧化层去掉氮化硅层形成多晶硅栅

生长栅氧化层沉积多晶硅光刻多晶硅栅刻蚀多晶硅栅第八十一页，共95页。形成硅化物沉积氧化层反应离子刻蚀氧化层，形成侧壁氧化层沉积难熔金属Ti或Co等低温退火，形成C-47相的TiSi2或CoSi2去掉氧化层上的没有发生化学反应的Ti或Co高温退火，形成低阻稳定的TiSi2或CoSi2第八十二页，共95页。形成N管源漏区光刻，利用光刻胶将PMOS区保护起来离子注入磷或砷，形成N管源漏区形成P管源漏区光刻，利用光刻胶将NMOS区保护起来离子注入硼，形成P管源漏区第八十三页，共95页。形成接触孔

化学气相沉积硼磷硅玻璃层（BPTEOS）硼磷硅玻璃在高温条件下某种程度上具有像液体一样的流动能力（回流：