门电路与组合逻辑电路

门电路与组合逻辑电路第一页，共146页。5.门电路与组合逻辑电路5.2基本逻辑门电路5.3TTL逻辑门电路5.4MOS门电路本章小结5.1数字逻辑基础第二页，共146页。---时间和数值均连续变化的电信号，如正弦波、三角波等uOt

Otu

模拟信号1、模拟信号与数字信号5.1.1

数字电路的基本概念第三页，共146页。数字信号波形数字信号

---在时间上和数值上均是离散的信号。数字电路和模拟电路：工作信号，研究的对象不同，分析、设计方法以及所用的数学工具也相应不同.第四页，共146页。数字信号的描述方法(1)、二值数字逻辑和逻辑电平a、在电路中用低、高电平表示0、1两种逻辑状态0、1数码---表示数量时称二进制数表示方式二值数字逻辑---表示事物状态时称二值逻辑电压(V)二值逻辑电平+51H(高电平)00L(低电平)逻辑电平与电压值的关系（正逻辑）第五页，共146页。(2)、数字波形（a）用逻辑电平描述的数字波形（b）16位数据的图形表示数字波形------是信号逻辑电平对时间的图形表示.第六页，共146页。高电平低电平有脉冲*非归零型*归零型

比特率--------每秒钟传输数据的位数无脉冲(A)数字波形的两种类型:第七页，共146页。(B)周期性和非周期性

非周期性数字波形周期性数字波形

第八页，共146页。(C)实际脉冲波形及主要参数非理想脉冲波形第九页，共146页。占空比Q-----表示脉冲宽度占整个周期的百分比上升时间tr

和下降时间tf----从脉冲幅值的10%到90%上升

下降所经历的时间(典型值ns)脉冲宽度(tw)----脉冲幅值的50%的两个时间所跨越的时间周期(T)----表示两个相邻脉冲之间的时间间隔

tr脉冲宽度

tw

0.5V

4.5V

2.5V

幅值=5.0V

0.0V

5.0V

tf0.5V

2.5V

4.5V

几个主要参数第十页，共146页。(D)时序图----表明各个数字信号时序关系的多重波形图。

由于各信号的路径不同，这些信号之间不可能严格保持同步关系。为了保证可靠工作，各信号之间通常允许一定的时差，但这些时差必须限定在规定范围内，各个信号的时序关系用时序图表达。第十一页，共146页。模拟信号的数字表示

由于数字信号便于存储、分析和传输，通常都将模拟信号转换为数字信号.

0

0

模拟信号

模数转换器

3V

数字输出

0

0

0

0

1

1

模数转换的实现第十二页，共146页。2、数字电路的特点1)电路简单,便于大规模集成,批量生产2)可靠性、稳定性和精度高,抗干扰能力强3)体积小,通用性好,成本低.4)具可编程性,可实现硬件设计软件化5)高速度低功耗6)加密性好第十三页，共146页。

逻辑代数——

研究逻辑电路的数学工具。

由英国数学家George·Boole

提出的，所以又称布尔代数。

逻辑，指的是条件和结果的关系，电路的输入信号即条件，输出信号即结果。

条件满足和结果发生用“1”表示，反之用“0”表示。此时的“1”和“0”，只表示两个对立的逻辑状态，而不表示数值的大小。称为二值逻辑。

在逻辑代数中，有三种最基本的逻辑运算：

“与运算”、“或运算”、“非运算”5.1.2

逻辑代数第十四页，共146页。－用开关串联电路实现开关A、B控制灯泡L，只有当A和B同时闭合时，灯泡才能点亮AB

灯不通不通通通不通通不通通不亮不亮不亮亮ABLABL000ABL001101010001=A·B逻辑符号ABL&ABL

L=A·Ｂ=AB

1、与运算+－USR0ABF定义：某事件有若干个条件，只有当所有条件全部满足时，这件事才发生。

功能：有0出0，全1为1第十五页，共146页。－用开关并联电路实现只要开关A和B中有一个闭合，或两个都闭合，灯泡就会亮。或逻辑符号ABLBL≥1AL=A+Ｂ2.或运算+－USR0FAB定义：某事件有若干个条件，只要其中一个或一个以上的条件得到满足，这件事就发生。

功能：有1出1，全0为0第十六页，共146页。图1.5.3非逻辑运算

下图表示一个简单的非逻辑电路，当继电器通电，灯泡熄灭；继电器不通电，灯泡点亮。定义：一某事件的产生取决于条件的否定，这种关系称为非逻辑。

非逻辑运算3、非运算+－USR0FA第十七页，共146页。A

灯不通通亮不亮AL0110另一种表达电路：第十八页，共146页。

上述三种是最基本的逻辑运算，经过组合，可以构成各种复杂的逻辑运算。A1LALL=A

非运算的逻辑符号：第十九页，共146页。两输入变量与非逻辑真值表ABL001010111110ABLAB&L与非逻辑符号5.1.3

其它常用逻辑运算与非逻辑表达式L=A·B1)与非运算第二十页，共146页。

两输入变量或逻辑真值表ABL001010111000B≥1AABLL或非逻辑符号2)或非运算L=A+B或非逻辑表达式第二十一页，共146页。

3)异或逻辑

若两个输入变量的值相异，输出为1，否则为0。

异或逻辑真值表ABL000101011110BAL=1ABL异或逻辑符号异或逻辑表达式L=A

B第二十二页，共146页。

4)同或运算

若两个输入变量的值相同，输出为1，否则为0。同或逻辑真值表ABL001010111001B=ALABL同或逻辑逻辑符号同或逻辑表达式L=AB+=AB

第二十三页，共146页。

5.1.4

逻辑函数及其表示方法1、逻辑函数的建立

三个人表决一件事情，结果按“少数服从多数”的原则决定，试建立该逻辑函数。

解：将三人的意见设置为自变量A、B、C，同意为逻辑“1”，不同意为逻辑“0”;将表决结果设置为因变量L,事情通过为逻辑“1”，没通过为逻辑“0”。真值表ABCL00000101001110010111011100010111例第二十四页，共146页。

5.1.4

逻辑函数及其表示方法2、逻辑函数的表示方法⑴真值表表示⑵逻辑函数表达式表示⑶逻辑图表示方法⑷波形图表示方法⑸卡诺图表示方法第二十五页，共146页。abcdAB～楼道灯开关示意图真值表表示开关

A灯下下上下上下上上亮灭灭亮开关

B开关状态表

逻辑真值表ABL001100010111A、B:向上—1向下--0L:亮---1;灭---0确定变量、函数，并赋值开关:变量

A、B灯:函数

L逻辑抽象，列出真值表2、逻辑函数的表示方法

真值表：输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表格。变量按二进制递增次序排列。特点：①直观明了。

②使用真值表能很方便把一个实际问题抽象成一逻辑函数。真值表缺点：当变量比较多时，表比较大，显得过于繁琐。第二十六页，共146页。逻辑函数表达式表示

逻辑真值表ABL001100010111

逻辑表达式是用与、或、非等运算组合起来，表示逻辑函数与逻辑变量之间关系的逻辑代数式。例：已知某逻辑函数的真值表，试写出对应的逻辑函数表达式。

在真值表中依次找出函数值为1的变量组合，其中变量为1写成原变量，为0写成反变量，该组合的各变量相与。再将每个函数值为1的相与变量组合相或。即构成函数表达式。第二十七页，共146页。

已知三人表决器的真值表，试写出对应的逻辑函数表达式。真值表ABCL00000101001110010111011100010111例解函数为1的变量组合：

将函数值为1的各变量组合相或。即构成函数表达式第二十八页，共146页。用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻辑关系所得到的图形称为逻辑图。

逻辑图表示方法

已知某逻辑函数表达式为，试画出其逻辑图例第二十九页，共146页。

真值表ABL000101011110

波形图表示方法

用输入端在不同逻辑信号作用下所对应的输出信号的波形图，表示电路的逻辑关系。第三十页，共146页。一常用公式及证明二5.1.5

逻辑代数的基本定律逻辑代数的基本公式逻辑代数的基本规则三第三十一页，共146页。（1）常量之间的关系

这些常量之间的关系，同时也体现了逻辑代数中的基本运算规则，也叫做公理，它是人为规定的，这样规定，既与逻辑思维的推理一致，又与人们已经习惯了的普通代数的运算规则相似。

0·

0=0

0+0=0

0·

1=0

0+1=1

1·

0=0

1+0=1

1·

1=1

1+1=1

0=1

1=0请特别注意与普通代数不同之处与或一、逻辑代数的基本公式

第三十二页，共146页。（2）常量与变量之间的关系（3）与普通代数相似的定理

交换律A·B=B·AA+B=B+A结合律A·（B·C）=（A·B）·CA+(B+C)=(A+B)+C分配律A·（B+C）=A·B+A·CA+(BC)=(A+B)(A+C)第三十三页，共146页。

互补律A+=1A.=0

重叠律A+A=AA.A=A

反演律

还原律

吸收律A+AB=AA(A+B)=AA+B=A+BA(+B)=AB（4）特殊的定理AAAA第三十四页，共146页。需记忆二、逻辑代数的常用公式

第三十五页，共146页。在任何一个逻辑等式（如F＝W）中，如果将等式两端的某个变量（如B）都以一个逻辑函数（如Y=BC）代入，则等式仍然成立。这个规则就叫代入规则。

（1）代入规则推广利用代入规则可以扩大公式的应用范围。三、逻辑代数的基本规则第三十六页，共146页。

（2）反演规则

运用反演规则时，要注意运算的优先顺序（先括号、再相与，最后或），必要时可加(或去掉)扩号。不是一个变量上的非号保持不变。

对任何一个逻辑表达式Y作反演变换，可得Y的反函数Y。这个规则叫做反演规则。

反演变换：“﹒”→“﹢”“﹢”→“﹒”

“0”→“1”“1”→“0”，原变量→反变量反变量→原变量第三十七页，共146页。对任何一个逻辑表达式Y作对偶变换，Y的对偶式Yˊ。

（3）对偶规则

运用对偶规则时，同样应注意运算的优先顺序，必要时可加(或去掉)扩号。

对偶变换：“﹒”→“﹢”“﹢”→“﹒”“0”→“1”“1”→“0”第三十八页，共146页。互为对偶式

对偶定理：

若等式Y=W成立，则等式Yˊ=Wˊ也成立。

第三十九页，共146页。“与或”

“或与”

“与非—与非”

“或非—或非”

“与或非”常见的几种逻辑函数表达式与或表达式是逻辑函数的最基本表达形式5.1.6

逻辑函数的代数法化简第四十页，共146页。最简的“与或”表达式：①相与项（即乘积项）的个数最少；（门的个数少）

②每个相与项中，所含的变量个数最少（门的输入端少）。

化简后电路简单、可靠性高

一、最简与-或表达式的标准逻辑函数的化简第四十一页，共146页。代数化简法：运用逻辑代数的基本定律和恒等式进行化简的方法。

方法：并项法:

吸收法：

A+AB=A

消去法：

配项法：A+AB=A+B二、用代数法化简逻辑函数第四十二页，共146页。代数法化简在使用中遇到的困难：1、逻辑代数与普通代数的公式易混淆，化简过程要求对所有公式熟练掌握；2、代数法化简无一套完善的方法可循，它依赖于人的经验和灵活性；3、用这种化简方法技巧强，较难掌握。特别是对代数化简后得到的逻辑表达式是否是最简式判断有一定困难；卡诺图法可以比较简便地得到最简的逻辑表达式。第四十三页，共146页。一逻辑函数的最小项表达式二5.1.7

逻辑函数的卡诺图化简法最小项的定义及性质卡诺图用卡诺图表示逻辑函数四三卡诺图化简逻辑函数五第四十四页，共146页。1、最小项的定义：如三变量逻辑函数f(A,B,C)A(B+C)

-------不是最小项--------最小项一、最小项的定义及其性质

有n个变量逻辑函数的最小项，是n个因子的乘积，每个变量都以它的原变量或非(反)变量的形式在乘积中出现，且只出现一次。n变量逻辑函数的全部最小项共有2n个。三变量逻辑函数f(A,B,C)的最小项共有23=8个。第四十五页，共146页。编号变量取值ABC最小项m0m1m2m3m4m5m6m7000001010011100101110111三变量逻辑函数f(A,B,C)的最小项共有23=8个。第四十六页，共146页。三个变量的所有最小项的真值表

m0m1m2m3m4m5m6m7最小项的表示：通常用mi表示最小项，下标i为最小项编号。

00010000000001010000000100010000010000001000011000100001010000010011000000010111000000012、最小项的特点第四十七页，共146页。逻辑函数的最小项表达式：

将化成最小项表达式=m7＋m6＋m3＋m1

——

唯一的二、逻辑函数的最小项表达式例任一逻辑函数的表达式均可以转换为一组最小项之和。称之最小项表达式。可以用最小项mi表示也可以用最小项下标编号表示第四十八页，共146页。去掉非号去括号

将AB乘以可见，任一逻辑函数的最小项表达式是唯一的。

将

化成最小项表达式

例第四十九页，共146页。

三、卡诺图

逻辑相邻——对于两个最小项，组成它们的变量中，只有一个不同，其余都相同，简称相邻项。1、卡诺图：2、卡诺图的特点：将表示最小项的小方格按照相邻原则排列起来的方块图。几何相邻对应着逻辑相邻第五十页，共146页。（2）三变量卡诺图（1）二变量卡诺图3．卡诺图的结构第五十一页，共146页。仔细观察可以发现，卡诺图具有很强的相邻性：（1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。（2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性。（3）四变量卡诺图第五十二页，共146页。方法：1.将逻辑函数化为最小项表达式；

2.填写卡诺图。

用卡诺图表示逻辑函数。四、用卡诺图表示逻辑函数Lm0m3m2m4m6m5m7m111111000

解：1.将逻辑函数化为最小项表达式；2.填写卡诺图。

例第五十三页，共146页。00000画出下式的卡诺图解：1.将逻辑函数化为最小项表达式；2.填写卡诺图。例player第五十四页，共146页。

1、卡诺图化简的依据

相邻项相加时，反复应用，公式，函数表达式的项数和每项所含的因子数就会减小.五、卡诺图化简逻辑函数第五十五页，共146页。A.画出逻辑函数的卡诺图。B.合并最小项，即将相邻的为1的方格圈成一组。

C.将所有包围圈对应的乘积项相加。2、用卡诺图化简逻辑函数的一般步骤第五十六页，共146页。4.一个包围圈的方格数要尽可能多,包围圈的数目要可能少。3.同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。包围圈内的方格数一定是2n个，且包围圈必须呈矩形。2.循环相邻特性包括上下底相邻，左右边相邻和四角相邻。画包围圈时应遵循的原则：

Xplayer第五十七页，共146页。

用卡诺图化简逻辑函数1111111111六、卡诺图化简举例解例第五十八页，共146页。

用卡诺图化简逻辑函数11111111111111111111解例第五十九页，共146页。

用卡诺图化简逻辑函数1111111111111100解例该例说明：画包围圈时，可包围1，也可包围0player第六十页，共146页。5.2基本逻辑门电路数字电路中常用的逻辑器件有哪些？第六十一页，共146页。(1)加正向电压VF时，二极管导通，管压降VD可忽略。

二极管相当于一个闭合的开关。1、二极管的静态特性（复习）一、二极管的开关特性5.2

基本逻辑门电路3V0VRD导通S3VR相当于开关闭合第六十二页，共146页。(2)加反向电压VR时，二极管截止，反向电流IS可忽

略。二极管相当于一个断开的开关。0VRD截止S0VR相当于开关断开第六十三页，共146页。

VCC

RC

iC

T

Rb

ib

+

–

v1

IB5

iC

IBS=IB4

IB3

IB2

IB1

A

vCE

VCC

iB=0

VCES

O

ICS

VCC/Rc

CIBS=VCC/RcICS=VCC/RcCE＝VCES≈0.3V-VB1

VCC

RC

iC

T

Rb

ib

+

–

v1

+VB1二、BJT的开关特性1.BJT的三种工作状态第六十四页，共146页。截止状态cbe饱和状态Vb=0.7v,Vc=0.3vebc第六十五页，共146页。uO0uO+UCCRCEC相当于开关闭合uOUCCuO+UCCRCEC相当于开关断开player第六十六页，共146页。iC＝ICS≈工作状态截止放大饱和条件iB≈0

0<iB<iB>工作特点偏置情况

发射结和集电结均为反偏

发射结正偏，集电结反偏

发射结和集电结均为正偏集电极电流iC≈0Ic

≈iB

且不随iB增加而增加管压降VCEO≈VCCVCE＝VCC－iCRcVCES≈0.2~0.3Vc、e间等效内阻

很大，约为数百千欧，相当于开关断开可变很小，约为数百欧，相当于开关闭合NPN型BJT截止、放大、饱和三种工作状态的特点第六十七页，共146页。三极管的开关时间

开启时间ton

上升时间tr延迟时间td关闭时间toff下降时间tf存储时ts2.BJT开关的动态特性第六十八页，共146页。(1)开启时间ton

三极管从截止到饱和所需的时间。

ton=td+tr

td：延迟时间

tr：上升时间第六十九页，共146页。

开关时间随管子类型的不同而不同，一般为几十～几百纳秒。开关时间越短，开关速度越高。一般可用改进管子内部构造和外电路的方法来提高三极管的开关速度。(2)关闭时间三极管从饱和到截止所需的时间。

ts

：存储时间（几个参数中最长的；饱和越深越长）tf

：下降时间

第七十页，共146页。二极管与门电路与逻辑符号5.2.1基本逻辑门电路1、二极管与门电路第七十一页，共146页。VCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

0v若输入端中有任意一个为0V,另两个为+5V0V5V5V

输入输出VAVBVCVL000000+5V00+5V000+5V+5V0+5V0+5V0+5V0+5V0+5V+5V00+5V+5V+5V+5V输入与输出电压关系1、二极管与门电路第七十二页，共146页。

输入输出VAVBVCVL000000+5V00+5V000+5V+5V0+5V0+5V0+5V0+5V0+5V+5V00+5V+5V+5V+5V

输入输出ABCLLLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHHVCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

＋5vA、B、C三个都输入高电平+5V5V5V5V

输入输出ABCL00000010010001101000101011001111真值表1、二极管与门电路第七十三页，共146页。二极管或门电路或逻辑符号>12.二极管或门电路第七十四页，共146页。输入端A、B、C都为0V

0V输入输出ABCL000000110101011110011011110111112.二极管或门电路输入输出ABCL000000110101011110011011110111110V0V0V“或”逻辑真值表第七十五页，共146页。输入端中有任意一个为+5V＋5V输入输出ABCL00000011010101111001101111011111输入输出ABCL000000110101011110011011110111110V5V0V“或”逻辑真值表

2.二极管或门电路第七十六页，共146页。

二极管或门（a）电路（b）逻辑符号（c）工作波形

2.二极管或门电路第七十七页，共146页。三极管反相电路非逻辑符号反相器传输特性

3.

三极管非门电路第七十八页，共146页。TTL与非门的开关速度二5.3

TTL逻辑门电路一TTL与非门的基本结构与工作原理TTL与非门的带负载能力四TTL与非门的电压传输特性与抗干扰能力三五TTL与非门的其他类型TTL集成逻辑门电路系列简介六第七十九页，共146页。多发射极BJT

A

B

&

BAL=

T1

e

e

e

e

b

b

c

c

1.TTL与非门的基本结构一、TTL与非门的基本结构与工作原理player第八十页，共146页。输入级

中间级

输出级

TTL与非门的基本电路第八十一页，共146页。2.TTL与非门的工作原理输入级

中间级

输出级

第八十二页，共146页。输入级

中间级

输出级

（1）当输入为低电平(有低电平)I低电平(0.3V)T1深饱和T2截止T5截止T4放大O高电平（3.6V）（A=0.3V）

1.0VO≈VCC－VBE4－VD

＝5－0.7－0.7=3.6V

截止截止饱和第八十三页，共146页。输入级

中间级

输出级

2.1V（2）当输入全为高电平(3.6V)4.3VI全为高电平(3.6V)T1倒置放大T2饱和T5饱和T4截止O低电平0.3V）（i=3.6V）

1.0V0.7V截止饱和第八十四页，共146页。1.

采用输入级以提高工作速度

（1）当TTL反相器A由3.6V变0.3V的瞬间

1.4VT1管的变化先于T2、T5管的变化；T1管Je正偏、Jc反偏，T1工作在放大状态。T1管射极电流1、iB1很快地从T2的基区抽走多余的存储电荷,从而加速了状态转换。

1.0V二、TTL与非门的开关速度第八十五页，共146页。输入级

中间级

输出级（A=0.3V）

1.0V2.采用推拉式输出提高开关速度和带载能力输入级

中间级

输出级（A=3.6V）

输出为高电平时，T5截止，T34组成的电压跟随带负载能力也较强。当输出为低电平时，T5处于深度饱和状态，T34截止，T5的集电极电流可以全部用来驱动负载。输出端接有负载电容CL时，在输出由低到高跳变的瞬间，CL充电，其时间常数很小，使输出波形上升沿陡直。而当输出电压由高变低后，CL很快放电，输出波形的上升沿和下降沿都很好。第八十六页，共146页。

电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。

输入

反相

输出

50%

tPLH

90%

50%

10%

tf

50%

tPLH

90%

50%

10%

tr

VOL

VOH

OL

0V

VCC

平均传输延迟时间tPd＝tPLH为门电路输出由低电平转换到高电平所经历的时间;tPHL为由高电平转换到低电平所经历的时间。(tPLH＋tPHL)/2——表征门电路开关速度的参数3．TTL与非门传输延迟时间tpd第八十七页，共146页。

vO/V

5

4

3

2

1

0

3.6V

2.48V

0.3V

1

2

E

D

CB

A

0.6V1.3V

1.4V

vI/V

VOH≈VO(A)＝3.6V

VOL＝VCES

＝0.3V1、TTL与非门传输特性输出的高、低电压

三、TTL与非门的电压传输特性及抗干扰能力2、几个重要参数A-B段截止区B-C段放大区C-D段过渡区D-E段饱和区规定输出高电压最小值:2.4V规定输出低电压最大值:0.4VTTL与非门电压传输特性第八十八页，共146页。电压传输特性转折区所对应的电压，即T5管截止与导通的分界线，又是输出高低电平的分界线，因此称为阈值电压或门槛电压。VT定义为转折点中点对应的值，VT≈1.4V.VI>VT时，与非门饱和，V0=VL;VI<VT时，与非门截至，V0=VH;VOFF:输出高电平电压降到最小值2.4V的条件下，允许的输入低电压的最大值。VOFF≈0.8V=(VIHmax)VON:输出低电平电压最大值0.4V时，允许的输入高电压的最小值。VON≈2V=(VILmin)阈值电压VT

开门电平和关门电平

第八十九页，共146页。3、TTL与非门的抗干扰能力噪声容限:高电平噪声容限为

VNH=VOH–VIH=2.4-2.0(V)

1

驱动门

vo

1

负载门

vI

噪声

1输出

1输入

0输入

0输出

vo

vI

+VDD

0

VNH

VOH(min)

VIH(min)

VNL

VOL(max)

VIL(max)

+VDD

0

低电平噪声容限为

VNL=VIL–VOL=0.8-0.4(V)

当电路受到干扰时，在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围。表征电路抗干扰能力。第九十页，共146页。1.输入负载特性四、TTL与非门的带负载能力1).输入低电平电流IIL2).输入高电平电流IIH

数值很小。产品规定：IIL≤1.6mA产品规定：IIL≤40uA第九十一页，共146页。开门电阻和关门电阻Ri上的电压会随电阻值的变化而变化，当Ri较小时，T5截止，输出高电平；当Ri较大时，T5饱和，输出低电平；关门电阻ROFF

——

在保证门电路输出为额定高电平的条件下，所允许RI

的最大值称为关门电阻。典型的TTL门电路ROFF≈0.8kΩ。

开门电阻RON——在保证门电路输出为额定低电平的条件下，所允许Ri的最小值称为开门电阻。典型的TTL门电路RON≈2kΩ。第九十二页，共146页。扇出数:带同类门的个数。负载门驱动门0

VCC(5V)

Rb1

4kW

T1

IIL

T4

T3

Rc4

130W

D

当负载门的个数增加时，总的灌电流IIL将增加,引起输出低电压VOL的升高。

带灌电流负载：输出低电平时：IILIOL101&2.

带负载能力（扇出系数N）

扇入数:取决于门的输入端的个数

有带灌电流负载和拉电流负载两种情况:第九十三页，共146页。1&扇入数:取决于门的输入端的个数

扇出数:带同类门的个数。负载门驱动门1

VCC(5V)

Rb1

4kW

T1

IIL

T4

T3

Rc4

130W

D

01带拉电流负载：门输出高电平时

当负载门的个数增多时，必将引起输出高电压的降低。

IIHIOH称为：扇出系数第九十四页，共146页。

查得基本的TTL与非门7410的参数如下：IOL＝16mA，IIL＝－1.6mA，IOH＝0.4mA，IIH＝0.04mA.试计算其带同类门时的扇出系数。解：(1)低电平输出时的扇出系数(2)高电平输出时的扇出系数若NOL≠NOH，则取较小的作为电路的扇出系数。例第九十五页，共146页。五、TTL与非门的其他类型vOHvOLXOC门的提出:

输出短接，产生低阻通路，大电流有可能导致器件的损毁。

1.

集电极开路门第九十六页，共146页。线与:将几个门的输出端并联使用，以实现与逻辑，称为“线与”。普通的TTL门电路是不能进行“线与”

（1）OC门的结构与逻辑符号可以进行线与的门电路—OC门(OpenCollector)第九十七页，共146页。逻辑符号(c)可以实现线与功能.(b)与非逻辑不变;(a)工作时必须外接电源和电阻;player第九十八页，共146页。（2）集电极开路门上拉电阻Rp的计算

最不利的情况：只有一个OC门导通，110为保证低电平输出OC门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)第九十九页，共146页。当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)

：第一百页，共146页。2.

或非门

R1A

R1

R1B

R4

VCC

A

T1A

T2A

T2B

T1B

B

D

L

T3

R3

T4

TTL或非门的逻辑电路若二输入端为低电平

1.0v0.3v0.3v1.0v3.6V

第一百零一页，共146页。若A、B两输入端都为高电平

R1A

R1

R1B

R4

VCC

A

T1A

T2A

T2B

T1B

B

D

L

T3

R3

T4

2.1v3.6v3.6v2.1v0.3V

问题：若A、B两输入端中有一个为高电平，输出L=?第一百零二页，共146页。3.

三态输出门

TSL(ThreeStateLogic)门的输出有三个状态，因此大量地应用在计算机的总线结构或数字信号的通道中。0状态低电平状态1状态高电平状态

高阻态断开状态第一百零三页，共146页。

工作原理——以使能端为低电平有效的TSL门为例进行分析

⑴当时：P点为1，D3截止，该支路断开，电路成为基本TTL与非门电路。第一百零四页，共146页。⑵

当时：

无论A、B输入何值，只要P点为0，D3就导通，Q点的电位接近于为0。

迫使T2、T4、T3和D4截止。造成Y端向上与VCC不通，向下与地不通，Y点与内部电路完全隔断。呈现高阻状态，记为：第一百零五页，共146页。（3）输入端二极管的作用1)正常输入信号时：D1、D2截止，不影响电路的逻辑功能。2)不正常输入了负脉冲信号时：

如果没有二极管，若输入一个很大的负脉冲信号，T1基极点的电位就会下降得很低，使得IB1非常大，可能造成T1管的发射结损坏。

有了二极管后，若输入一个很大的负脉冲信号，二极管就会导通，使得T1基极点的电位被箝制在0V。起到了保护三极管T1的作用。第一百零六页，共146页。三态与非门的应用：单向总线传输电路1、2只能有一个处于正常态

若要求D1向BUS传送，则应有：

若要求D2向BUS传送，则应有：

1BUS21第一百零七页，共146页。三态与非门的应用：双向传输当CS=0时，门1工作，门2禁止，数据从A送到B；当CS=1时，门1禁止，门2工作，数据从B送到A。三态门双向传输第一百零八页，共146页。1.74系列---标准TTL系列，属中速TTL器件，其平均传输延迟时间约为10ns，平均功耗约为10mW／每门。

六、TTL集成逻辑门电路系列简介2.74L系列----为低功耗TTL系列，又称LTTL系列。用增加电阻阻值的方法将电路的平均功耗降低为1mW／每门，但平均传输延迟时间较长，约为33ns。

3.74H系列----为高速TTL系列，又称HTTL系列。与74标准系列相比，电路结构上主要作了两点改进：一是输出级采用了达林顿结构；二是大幅度地降低了电路中的电阻的阻值。从而提高了工作速度和负载能力，但电路的平均功耗增加了。该系列的平均传输延迟时间为6ns，平均功耗约为22mW／每门。

4.74S系列----为肖特基TTL系列，又称STTL系列

第一百零九页，共146页。（1）输出级采用了达林顿结构，T4、T5组成复合管电路，降低了输出高电平时的输出电阻，有利于提高速度，也提高了负载能力。（2）采用了抗饱和三极管

（3）用T6、Rb6、RC6组成的“有源泄放电路”代替了原来的Re2

5．74LS系列

为低功耗肖特基系列，又称LSTTL系列。电路中采用了抗饱和三极管和专门的肖特基二极管来提高工作速度6．74AS系列

7．74ALS系列

（a）电路结构（b）符号抗饱和三极管第一百一十页，共146页。4、具有图腾结构的几个TTL与非门输出端不能并联；

输出高电平UOH(3.6V)、输出低电平

UOL(0.3V)，关门电平UOFF(1V)，开门电电平UON(1.4V)，输入高电平噪声容限UNL=UOFF－UIL，输入低电平电流IIL(1.4mA)，扇出系数NO(NO越大带负载能力越强)等。使用TTL逻辑门电路芯片时需注意事项

1、不用的管脚不能悬空，根据逻辑功能需要接固定高电平或固定低电平，或引脚并联连接；5、输出端接容性负载时，应接大电阻(≥2.7K)限流；6、TTL集成电路的电源电压固定为+5V，输入信号电平应在0～5V之间。注意TTL与非门的主要参数？7、用良好接地45W以下电铬铁焊接，使用中性焊剂；第一百一十一页，共146页。一COMS非门二5.4

MOS门电路NMOS门电路其他COMS逻辑门电路COMS逻辑门电路的系列及技术参数四三五集成逻辑门电路及其应用第一百一十二页，共146页。

大规模集成芯片集成度高，所以要求体积小，而TTL系列不可能做得很小，但MOS管的结构和制造工艺对高密度制作较之TTL相对容易，下面我们介绍MOS器件。

与双极性电路比较，MOS管的优点是功耗低，可达0.01mw，缺点是开关速度稍低。在大规模的集成电路中，主要采用的CMOS电路。

一、NMOS非门N沟道增强型MOSFETP沟道增强型MOSFETplayerplayer第一百一十三页，共146页。1、NMOS反相器---饱和型负载管反相器ViVoT2T1+VDD即：Vi为高电平时，Vo为低电平

Vi为低电平时，Vo为高电平当输入电压为高电平时，T1导通当输入电压为低电平时，T1截止T2仍导通所以，是反相器T1为工作管，T2为负载管≤1VVoVDD－VTVT---开启电压3-10K100-200K（低电平）

第一百一十四页，共146页。2、NMOS与非门当A、B中有一个或两个均为低电平时，T1、T2有一个或两个都截止，输出为高电平

只有A、B全为高电平时，T1、T2均导通，输出为低电平

T1、T2为工作管，

T3为负载管BLT3T2+VDDAT1L=AB第一百一十五页，共146页。3、NMOS或非门

当A、B中有一个为高电平时，T1、T2

有一个导通，输出0A、B都为低电平时，T1、T2均截止，输出为1

T1、T2为工作管，T3为负载管

因为T1、T2是并联的，要想增加输入端的个数时不会引起输出低电平的变化。这给制造多输入端的或非门带来方便。L+VDDBT3T2AT1即L=A+B第一百一十六页，共146页。

VDD

TP

TN

vO

vI

二、CMOS非门MOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成，通常称为互补型MOS逻辑电路，简称CMOS逻辑电路。

电源电压VDD大于两管开启电压VT绝对值之和第一百一十七页，共146页。

VDD

TP

TN

vO

vI

当vI=0V时

VDD

1、CMOS反相器的工作原理VGSN=0＜VTNTN管截止；|VGSP|=VDD＞VTP

电路中电流近似为零（忽略TN的截止漏电流）,VDD主要降落在TN上，输出为高电平VOHTP管导通。≈VDD第一百一十八页，共146页。VDD

TP

TN

vO

vI

当vI=VOH=VDD时

VGSN=VDD>VTNTN管导通；|VGSP|=0<VTP

TP管截止。此时，VDD主要降在TP管上，输出为高电平VOL第一百一十九页，共146页。2、CMOS非门电路的电压传输特性电源电压VDD=10VTP和TN的开启电压|VT|=2V可见，两管在ui=VDD/2处于转换状态，即阈值电压。第一百二十页，共146页。

在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。

平均延迟时间：10ns小小3、CMOS反相器的工作速度

第一百二十一页，共146页。1、与非门二输入“与非”门电路结构如图当A和B为高电平时:当A和B有一个或一个以上为低电平时:电路输出高电平输出低电平

电路实现“与非”逻辑功能两个并联的PMOS管TP1、TP2两个串联的NMOSTN1、TN2三、其他CMOS逻辑门电路第一百二十二页，共146页。

TP2

B

A

TN2

TN1

VDD

L

1当A、B全为低电平时00输出为高电平2、或非门工作原理第一百二十三页，共146页。

TP2

B

A

Tp2

TN1

VDD

L

当输入端A、B都为高电平时，当A、B全为低电平时，当A、B中有一个为高电平时

TP2

B

A

Tp2

TN1

VDD

L

011输出为高电平输出为低电平输出必为低电平2、或非门工作原理第一百二十四页，共146页。

VDD

B

A

L=AÅ

B

X

由或非门和与或非门组成

3、异或门电路

第一百二十五页，共146页。

CMOS传输门电路(TG)

是一种传输信号的可控开关，截止电阻>107Ω，导通电阻<几百Ω，所以是一个理想的开关。

结构对称，其漏极和源极可互换，它们的开启电压|VT|=2V。

它广泛地用于采样保持电路、斩波电路、模数和数模转换电路等。

由互补的信号电压来控制，分别用C和C

表示。

4、CMOS传输门

第一百二十六页，共146页。

C

TP

vO/vI

vI/vO

TN

C

5V5V~+5V设TP和TN的开启电压|VT|=2V，且输入模拟信号的变化范围为－5V到+5V。

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

当c端接低电压5V时5V+5V5V~+5V开关断开当c端接低电压5V+5VTN管栅极接-5V截止，TP管栅极接+5V亦截止，电阻近似为无穷大。

CMOS传输的工作原理

第一百二十七页，共146页。设TP和TN的开启电压|VT|=2V，且输入模拟信号的变化范围为－5V到+5V。

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V-5V开关闭合当c端接高电压+5VI＜3VI>+3V－3V~+3V一管导通程度愈深，另一管导通愈浅，导通电阻近似为一常数。

C

TP

vO/vI

vI/vO

TN

C

+5V-5V当c端接高电压+5V

CMOS传输的工作原理

第一百二十八页，共146页。四、CMOS门电路的系列及主要参数1、CMOS逻辑门电路的系列（1）基本的CMOS——4000系列

这是早期的CMOS集成逻辑门产品，工作电源电压范围为3～18V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz

（2）高速的CMOS——HC（HCT）系列

（3）先进的CMOS——AC（ACT）系列

第一百二十九页，共146页。2、CMOS逻辑门电路的主要参数

(1)输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)（0.9VDD）输入低电平的上限值VIL(max)输入高电平的下限值VIH(min)输出低电平的上限值

VOL(max)（0.01VDD）输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

第一百三十页，共146页。输入噪声容限:输入高电平的噪声容限为

VNH=VOH(min)–VIH(min)

1

驱动门

vo

1

负载门

vI

噪声

1输出

1输入

0输入

0输出

vo

vI

+VDD

0

VNH

VOH(min)

VIH(min)

VNL

VOL(max)

VIL(max)

+VDD

0

输入低电平的噪声容限为VNL=VIL(max)–VOL(max)

当电路受到干扰时，在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围。

(2)噪声容限第一百三十一页，共146页。类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.9(3)传输延迟时间

门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%