第3单元触发器和时序逻辑电路

第3单元触发器和时序逻辑电路第一页，共79页。本章要求1.掌握R－S、J－K、D触发器的逻辑功能及不同结构触发器的动作特点。2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路。3.学会使用本章所介绍的各种集成电路。第3单元触发器和时序逻辑电路第二页，共79页。

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。第三页，共79页。3.1双稳态触发器3.1.2主从J－K触发器3.1.3D触发器3.1.4触发器逻辑功能转换3.1.1R－S触发器第四页，共79页。3.1双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。第五页，共79页。3.1.1R－S触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线第六页，共79页。触发器输出与输入的逻辑关系10(1)SD=1，RD=01010QQ.G1&.&G2SDRD结论:不论触发器原来为何种状态，当SD=1，

RD=0时，将使触发器置“0”或称为复位。复位第七页，共79页。QQ.G1&.&G2SDRD01001置位1结论:不论触发器原来为何种状态，当SD=0，

RD=1时，将使触发器置“1”或称为置位。(2)SD=0，RD=1第八页，共79页。11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD第九页，共79页。设原态为“1”态1110001触发器保持“1”态不变1当SD=1，

RD=1时，触发器保持原来的状态，即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD第十页，共79页。110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转第十一页，共79页。基本R－S触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效第十二页，共79页。2.同步（可控）RS触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.QQ时钟脉冲第十三页，共79页。当C=0时011

R，S输入状态不起作用。

触发器状态不变.&G1&G2.QQ&G4SR&G3C被封锁被封锁第十四页，共79页。当C=1时1打开触发器状态由R，S输入状态决定。打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.QQ&G4SR&G3C第十五页，共79页。当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。打开.&G1&G2.QQ&G4SR&G3C第十六页，共79页。1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”.&G1&G2.QQ&G4SR&G3C第十七页，共79页。1110011110若先翻若先翻Q=1Q=0(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.QQ&G4SR&G3C第十八页，共79页。可控RS状态表00SR01010111禁态/不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSR

CSDRDC高电平时触发器状态由R、S确定第十九页，共79页。特性方程由功能表画出卡诺图得特性方程：（约束条件）Qn+1RS功能Qn功能表01输出状态同S状态110110输出状态同S状态00011101××不定00保持0101第二十页，共79页。例：画出可控R－S触发器的输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn第二十一页，共79页。存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服办法：采用JK触发器或D触发器(边沿触发器)00SR01010

111

不定Qn+1QnQ=SQ=R第二十二页，共79页。3.1.2主从JK触发器1.电路结构从触发器主触发器反馈线C

C

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转第二十三页，共79页。2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRS

CF从QQQSDRD1

CF主JKC

C01第二十四页，共79页。10状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKC

C01C010第二十五页，共79页。10010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K的状态保持不变。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRS

CF从QQQSDRD1

CF主JKC

第二十六页，共79页。3.JK触发器的逻辑功能特性方程：J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)第二十七页，共79页。J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。逻辑符号

CQJKSDRDQ第二十八页，共79页。例：JK触发器工作波形CJKQ下降沿触发翻转第二十九页，共79页。

4027是双JK触发器，1块集成块中有两个独立的JK触发器，CP上升沿触发，每个JK触发器都有高电平有效的直接置0端R及直接置1端S。402716151413121191012345687VDDVSS2Q2CL2R2K2J2S2Q1S1K1J1R1Q1CP1Q第三十页，共79页。基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD3.1.3D触发器1.电路结构反馈线D’第三十一页，共79页。D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，上降沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：第三十二页，共79页。TTL边沿D

触发器7474(双D触发器)符号引出端功能Q1Q1VCC

SD1

CP1

SD2

CP2

D1

RD1D2

RD2Q2Q2地4231101211135698147

–

–

––––

三、主要特点(一)CP的上升沿(正边沿)或下降沿(负边沿)触发；(二)抗干扰能力极强；(三)只有置1、置0功能。QQCPC11DD

S

RSD

RD3、集成边沿D触发器第三十三页，共79页。例：D触发器工作波形图CDQ上升沿触发翻转第三十四页，共79页。思考：电路如图所示，设各触发器的初态为0，画出在CP脉冲作用下Q端的波形。第三十五页，共79页。3.2寄存器

寄存器是数字系统常用的逻辑部件，它用来存放参与运算的数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器数码的输入方式有并行和串行之分,输出也有并行和串行之分。第三十六页，共79页。3.2.1数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器或R-S触发器组成并行输入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码1101触发器状态不变第三十七页，共79页。RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变10101111第三十八页，共79页。3.2.2移位寄存器不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器第三十九页，共79页。寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入第四十页，共79页。1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲786第四十一页，共79页。左移寄存器波形图12345678C1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出第四十二页，共79页。四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从 Q3端串行输出1011数码右移移位寄存器第四十三页，共79页。1清零0寄存指令并行输入串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入移位脉冲DC2.并行、串行输入/串行输出寄存器第四十四页，共79页。寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d第四十五页，共79页。3.双向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCS左移输入待输数据由低位至高位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000&&&&&&010第四十六页，共79页。4位双向移位寄存器CPS1S0RQ0Q1Q2Q3功能↑001Q0nQ1nQ1nQ3n保持↑011DSRQ0nQ1nQ1n右移↑101Q1nQ1nQ3nDSL左移↑111D0D1D2D3并行输入×××00000清零40194功能表第四十七页，共79页。3.3计数器(Counter)一、计数器的功能及应用1.功能：对时钟脉冲CP计数。2.应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。二、计数器的特点1.输入信号：计数脉冲CP2.主要组成单元：时钟触发器第四十八页，共79页。三、计数器的分类按数制分：二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分：加法计数器减法计数器可逆计数(Up-DownCounter)按时钟控制分：同步计数器(Synchronous)异步计数器(Asynchronous)按开关元件分：TTL计数器CMOS计数器第四十九页，共79页。计数器计数容量、长度或模的概念计数器能够记忆输入脉冲的数目，即电路的有效状态数M。3位二进制同步加法计数器：00001111/14位二进制同步加法计数器：000111/1n位二进制同步加法计数器：第五十页，共79页。同步时序电路触发器共用一个时钟CP，要更新状态的触发器同时翻转。异步时序电路电路中所有触发器没有共用一个CP。QFFQFFQFFQFFCPQFFQFFQFFQFFCP第五十一页，共79页。3.3.1二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。第五十二页，共79页。1010当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个C翻转一次当相邻低位触发器由1变0时翻转第五十三页，共79页。二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,这个进位信号应使相邻的高位触发器翻转。第五十四页，共79页。异步二进制加法器工作波形2分频4分频8分频每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q2第五十五页，共79页。用D触发器构成三位二进制异步加法器？？2、若构成减法计数器C又如何连接？思考1、各触发器C应如何连接？各D触发器已接成T´触发器，即具有计数功能C清零RDQDQQ0F0QDQQ1F0QDQQ3F3第五十六页，共79页。二进制异步计数器级间连接规律计数规律T触发器的触发沿上升沿下降沿加法计数CPi=Qi-1CPi

=Qi-1减法计数CPi=Qi-1CPi=Qi-1第五十七页，共79页。2.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。第五十八页，共79页。CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2C=Q2

Q1Q0J0=K0=1J1=K1=Q0J2=K2=Q1Q0

CPQ2Q1Q0C012345678000001010011100101110111000000000010n位二进制同步加法计数器级联规律：

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。第五十九页，共79页。C12345678Q0Q1Q2各触发器状态的变换和计数脉冲同步第六十页，共79页。3.十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。第六十一页，共79页。二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890十进制加法计数器状态表第六十二页，共79页。RDQJKQF0QJKQF1C计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0十进制同步加法计数器第六十三页，共79页。Q0Q1Q2Q3C12345678910十进制计数器工作波形第六十四页，共79页。计数器的分析计数器的设计电路由触发器构成电路由集成组件构成用触发器实现用集成组件实现计数器

计数器是时序逻辑电路的重要组成部分，理所当然地成为教学重点。第六十五页，共79页。时序电路的基本分析方法分析步骤时序电路时钟方程驱动方程状态表状态图时序图CP触发沿特性方程输出方程状态方程计算第六十六页，共79页。举例1、写方程式时钟方程输出方程(同步)驱动方程2、状态方程特性方程[解]1J1KC11J1KC11J1KC1&FF1FF0FF2CPY第六十七页，共79页。3、计算，列状态转换表CPQ2Q1Q0Y0123450120001001101111111110101000101101101014、画状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环010101/1/1无效状态和无效循环能否自启动?能自启动：存在无效状态，但没有形成循环。不能自启动：无效状态形成循环。第六十八页，共79页。3.3.4环行计数器工作原理：Q1DF1Q2DF2Q3DF3Q0DF0C先将计数器置为Q3Q2Q1Q0=1000

而后每来一个C，其各触发器状态依次右移一位。即：1000010000100001第六十九页，共79页。环行计数器工作波形C1234Q2Q1Q0Q3环行