数字电路逻辑第五章概要

数字电路逻辑第五章概要5.1概述一、用于记忆1位二进制信号 两个基本特点：1.有两个能自行保持的稳定状态

2.根据输入信号可以置成0或1二、分类

1.按触发方式（电平，脉冲，边沿）

2.按逻辑功能（RS,JK,D,T）

3.按存储数据的原理（静态，动态）5.2SR锁存器（Set–Reset-Latch）一、电路结构与工作原理电路结构图形符号0000001110011011010001101100①1110①①置1保持置0特性表二、动作特点在任何时刻，输入都能直接改变输出的状态。例：5.3电平触发的触发器一、电路结构与工作原理0XX000XX1110000100111100111011101001011011101*11111*高电平有效异步置1端异步置0端预置端：用于初始化电路的状态二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。干扰脉冲电平触发的D触发器（D型锁存器）0XX000XX1110000100111100111011101001011011101*11111*S=DR=D’CLKtOttttOOODQQ’例5.4脉冲触发的触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期输出状态只能改变1次XXXX0000001110011011010001101101*1111*逻辑功能相同，触发方式不同CLKtOttttOOOOSRQQ’例123456JKQ’主从SRQQQ’CLK两条反馈线J主从SRKQQ’QQ’CLK(5)列出真值表XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*主从SRJKQQ’QQ’CLK翻转CLKtOttttOOOOJKQQ’例123456二、脉冲触发方式的动作特点主从SRJKQQ’QQ’CLK高电平有效下降沿翻转5.5边沿触发的触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。常见的三种电路结构形式：1、用两个电平触发D触发器组成的边沿触发器2、维持阻塞触发器3、利用门电路传输延迟时间的边沿触发器一、电路结构和工作原理1、用两个电平触发D触发器组成的边沿触发器XXX0X01X1特性表上升沿触发异步置1、置0端利用CMOS传输门的边沿触发器XXX0X01X1CLKtOtttOODQ例5.6触发器的逻辑功能及其描述方法5.6.1触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（）随输入变化的规则不同（即真值表不相同）常见的有四类：SR，JK，T，D触发器等。一、SR触发器1.定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器0000001110011011010001101101*1111*锁存器不受时钟信号的控制，因此不属于这里定义的触发器。描述触发器的逻辑功能：特性表特性方程状态转换图二、JK触发器1.定义00000011100110110100011011011110CLKtOttttOOOORDJKQ题5.151234501JJK1K三、T触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器000011101110在时钟信号作用下，T=0时，保持；T=1时，翻转。四、D触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器000010101111逻辑功能：是与输入及