数字逻辑复习课件

数字逻辑复习

2013

第一部分---知识要点

一.第一章开关理论基础

1.数制与码制

(1)基数:某一进位数制中所用到的不同数码的个数。例如:十进制的基数为10,二进制的基数为2,…

(2)权数:不同进位数制中每一位的值是该位的数码乘上一固定的数,这个固定的数称为权数。权数是一个基数的幂。例如:一个十进制数的百位是5,则这一位的值是5×102。

(3)任何进制数都可写成权表示的形式,

例如:

(207.9)10=2×102+0×101+7×100+9×10-1

(1101.101)2=1×23+1×22+0×21+1×20+

1×2-1+0×2-2+1×2-3

(8AE6.B)16=8×163+A×162+E×161+6×160

+B×16-1

(4)十进制数转换为二进制数

整数部分:除2取余数

小数部分:乘2取整数

(5)十进制数转换为八进制数

整数部分:除8取余数

小数部分:乘8取整数

(6)十进制数转换为十六进制数

整数部分:除16取余数

小数部分:乘16取整数

(7)二进制数、八进制数和十六进制数转换

为十进制数,按权相加的方法进行

(8)八进制数转换为二进制数

每一位数用3位二进制数表示

(9)十六进制数转换为二进制数

每一位数用4位二进制数表示

(10)二进制数转换为八进制数

从小数点开始,分别向左右两边每3位一组(不足3位的要用0补足3位)用一位八进制数代替。

(11)二进制数转换为十六进制数

从小数点开始,分别向左右两边每4位一组(不足4位的要用0补足4位)用一位十六进制数代替。

2.二进制编码

(1)二—十进制编码(BCD码)

用4位二进制码表示1位十进制数.

(2)8421码

是有权码,各位与权数挂勾.即4个二进制位的权数从高到低分别是8,4,2,1.

(3)余3码

8421码加上3(二进制形式0011).

(4)循环码

相邻两个代码中只有一位不同，格雷码是一种循环码。

3.逻辑函数的描述工具

(1)布尔代数法

布尔代数是按一定逻辑规律进行运算的代数，布尔代数中的变量称为逻辑变量，逻辑变量只能取值0或1。

(2)真值表法

它是由逻辑输入变量数n的所有可能取值的组合(2n种)及其对应的逻辑函数输出值所构成的表格。例如：有逻辑输入变量A,B,C,D，则n=

4，输入有24种组合。

(3)逻辑图法

用标准化的图形符号表示逻辑运算关系的组合型网络图形,以表示逻辑函数所实现的功能.

(4)卡诺图法

卡诺图是一种方格几何图形,用来表示逻辑函数输入变量与输出变量之间的对应关系.图中的每个方格对应一个最小项.

(5)波形图法

用逻辑电平的高低来动态地表示逻辑变量值输入/输出变化的图形.

4.基本逻辑运算

(1)与运算F=AB

(2)或运算F=A+B

(3)非运算F=A

(4)与非运算F=AB

(5)或非运算F=A+B

(6)异或运算F=A⊕B

(7)同或运算F=A⊙B

(8)与或非运算F=AB+CD

5.正逻辑高电平为逻辑1,低电平逻辑0.

6.三态门逻辑1、逻辑0和高阻

7.布尔代数

(1)布尔代数的基本定律(P16表1.6)

A+0=A

A·0=0

A+1=1

A·1=A

A+A=A

A·A=A

A+A=1

A·A=0

A+A·B=A

A·(A+B)=A

A+A·B=A+B

A·B·C···=A+B+C+···

A+B+C+···=A·B·C···

(2)布尔代数运算的基本规则

①反演规则—将逻辑表达式中的与换成或,或换成与;原变量换成非变量,非变量换成原变量;0换成1,1换成0,得到原逻辑函数的非函数,记为F。[F=F]

②对偶规则—将逻辑表达式中的与换成或,或换成与;0换成1,1换成0,得到原逻辑函数的对偶式，记作F’。[(F’)’=F]

变换时保持原式中先与后或的运算顺序。

(3)用布尔代数简化逻辑函数的方法①并项法利用A+A=1,将两项合并为一项②吸收法利用A+AB=A,消去多余的项③消去法利用A+AB=A+B,消去多余的因子④配项法利用A=A(B+B),作配项用,消去多余的项8.卡诺图

(1)最小项一个逻辑函数如有n个输入变量,则有2n个最小项.最小项是一个与项,其中每个输入变量都是它的因子,且都以原变量或非变量形式出现一次。

卡诺图中的每个方格对应一个最小项。任一逻辑函数都可表示为唯一的最小项之或的形式,称为最小项形式。

(2)卡诺图结构AB

C01ABCD0001111000ABCABC00ABCDABCD

ABCD

ABCD

m0m1m0m1m3m201ABCABC01ABCDABCD

ABCD

ABCD

m2m3m4m5m7m611ABCABC11ABCDABCD

ABCD

ABCD

m6m7m12m13m15m1410ABCABC10ABCDABCD

ABCD

ABCD

m4m5m8m9m11m10

三变量卡诺图四变量卡诺图

(3)利用卡诺图化简先将逻辑函数填入卡诺图；再按最大化的原则，对图中的物理相邻或逻辑相邻的最小项（即8个相邻、4个相邻和2个相邻）进行合并。每个最小项至少被包含一次。这样，一逻辑函数可化简成最简的与或表达式。

(4)利用无关项进行化简

无关项是指在给定的逻辑函数中不可能出现的最小项，或者说这些最小项取值是0是1与给定的逻辑函数无关，又称为任意项。利用无关项进行化简，往往是将某些无关项取值为1，进而可以和卡诺图中有用的最小项进行合并，使逻辑函数方便地表示成最简的与或形式。

（参考P26例19）

二、第二章组合逻辑

1.组合逻辑分析

组合逻辑电路不存在输出到输入的反馈通路,任意时刻的输出状态取决于该时刻的输入状态。组合逻辑分析,就是根据逻辑电路图,找出逻辑图中输入与输出的关系。

(1)逐级电平推导法

(2)列写布尔表达式法

(3)数字波形图分析法

(4)列写逻辑电路真值表法2.组合逻辑设计组合逻辑设计的步骤:(1)根据逻辑问题描述—写出逻辑表达式;(2)对逻辑表达式进行化简—得到最简与-或表达式;(3)将最简与-或表达式变换为用指定门电路表示的形式;(4)画出逻辑电路图。

参考P37例5和P38例6。3.组合逻辑电路的等价变换

(1)狄摩根定理的应用;A·B=A+B与非门等价于非或门

A+B=A·B或非门等价于非与门

(2)将逻辑函数的最简与-或表达式变换为“与或非”表达式;

对最简与-或表达式两次求反对最简与-或表达式一次求反

参考P42例12。

4.常用的组合逻辑功能构件

(1)数据选择器—多路输入,单路输出

(2)数据分配器—单路输入,多路输出

(3)译码器—输入是一组二进制代码,输出是一组高低电平信号,且只有一个输出低电平为有效状态。

(4)编码器—所有输入线中只允许一个输入线上有信号,输出是对应的二进制代码。

(5)优先编码器—允许多个输入信号有效,只对其中优先级最高的输入信号编码。

(6)数据比较器—输入是两组二进制数A和B，输出是比较结果（A＞B、A=B、A＜B中的一种）且高电平有效。

(7)加法器—输入是加数Ai、被加数Bi和低位进位信号Ci-1，输出是和数Si及向高位的进位信号Ci。一位全加器的逻辑表达式是：

Si=Ai⊕

Bi⊕

Ci-1

Ci

=AiBi+AiCi-1+BiCi-1=AiBi+(Ai⊕

Bi)Ci-1(8)奇偶校验器—

奇校验:数据位和校验位1的个数凑成奇数个;

偶校验:数据位和校验位1的个数凑成偶数个;

三.第三章时序逻辑

1.锁存器

SR锁存器的状态方程:Qn+1=S+RQnSR锁存器的约束方程:

S+R=1

输入端S、R不允许同时为0

(低电平)。2.D触发器

D触发器的状态方程:

Qn+1=D3.JK触发器

JK触发器的状态方程:

Qn+1=JQn+KQn

一般情况下脉冲正沿触发,可用于计数。

4.寄存器可用D锁存器或D触发器构成通过三态门输出的寄存器。三态门在输出控制信号作用下，可呈现逻辑0、逻辑1和高阻三种输出状态。D锁存器采用电平方式工作，D触发器采用脉冲边沿方式工作。

5.移位寄存器在时钟信号控制下,将寄存器（一般由若干位D触发器构成）的数据向左或向右同步移位。

6.计数器所有触发器的时钟都与同一时钟脉冲源接在一起，每个触发器的状态变化都与时钟脉冲同步，称为同步计数器。计数器所能记忆脉冲的最大数目称为计数器的模数。一般情况下：

K位计数器的最大模数是2k；

K位扭环（移位）计数器的模数是2K;

K位环形（移位）计数器的模数是K。

参考P72-P74。

7.同步时序逻辑分析（1）米里型时序逻辑电路电路输出不仅与该时刻的输入Xi有关，而且与现态Qin有关。（2）摩尔型时序逻辑电路

电路输出与该时刻的输入Xi无关，仅与现态Qin有关。摩尔型时序逻辑电路，可看作是米里型时序逻辑电路的特例。

（3）同步时序逻辑电路分析的方法①根据给定的逻辑图，写出输出函数（如果有的话）和激励函数表达式；②建立次态表达式（状态方程）并进行适当化简；③构建状态转移表（注意计数循环）；④建立状态表和状态图；⑤说明逻辑电路的逻辑功能。

参考P87例10。

四.第四章存储逻辑

1.随机读写存储器RAM

目前大容量的RAM都采用MOS型存储器,分为SRAM(静态)和DRAM(动态)两种。

2.只读存储器ROM(1)掩模ROM

由厂家为用户定做生产,存储具有特定功能的程序和数据。

(2)可编程ROM

①PROM

一次性可编程只读存储器②EPROM

光擦除可编程只读存储器③E2PROM(EEPROM)

电擦除可编程只读存储器

3.存储器容量的扩充

(1)字长位数扩充多片存储芯片的地址线和控制线公用,而数据线单独分开连接。

(2)存储容量扩充多片存储芯片的地址线和数据线公用,控制总线的R/W公用;使能端EN不能公用,它由地址总线的高位段译码来决定片选信号。

第二部分---典型例题

一.单项选择题1．与八进制数(375.235)8等值的十六进制数是(

)。

A．(FD.4E8)

16

B．(7E1.4E8)

16

C．(FD.4E1)

16

D．(7E1.4E1)

16

2．10000101是

8421BCD

码，与它等值的十进制数是（

）。

A.

205

B.

85C.

l33

D.

412

3．与逻辑函数F=A⊕(A⊕B)等值的是

()。

A．B

B．A

C．A⊕B

D．A⊙B4．与逻辑函数F=(A+B)(A+C)等值的是()。

A．AB+ACB．ABC

C．A+BC

D．A+B+C

5．下面逻辑式中，正确的是

()。

A．A+AB=AB.A+AB=A+BC.A+AB=A+BD.A+AB=AB

6.逻辑表达式X+Y+Z=()。A．X+Y+Z B．X·Y·Z C．X·Y·ZD．X·Y·Z

7.下面真值表对应的逻辑表达式F=

()。A．AB+ABABFB．AB+AB0 00C．A+B011D．A+B101110

8．逻辑表达式A(B+C)=AB+AC的对偶式是()。

A．AB+AC=A(B+C)

B．A+BC=(A+B)(A+C)

C．A+BC=A+AB+C

D．A+BC=(A+B)(A+C)

9．逻辑表达式F=(A+B)(A+C)的对偶式是()。A．F’=AB+ACB．F’=A(B+A)CC．F’=AB+AC D．F’=AB+AC

10.设F=AB+CD,则它的非函数是()。

A．F=A+BC+D

B．F=(A+B)(C+D)

C．F=(A+B)(C+D)

D．F=

A+B

C+D

11.设F=A·B+C·D，则它的非函数是（

）。A．F=A+B·C+D B．F=(A+B)·(C+D)C．F=(A+B)(C+D)D．F=A+B·CD12.在(

)情况下，函数F=WX+YZ

的输出是逻辑“0”。A．W,

X,Y,

Z全部输入为“0”B．W,X同时为“1”或Y,Z同时为“l”C．任一输入为“1”，其他输入为“0”D．W,Y输入为“1”，X,Z输入为“0”

13．n个变量的最小项是()。

A．n个变量的或项，它包含全部n个变量，每个变量可以原变量或非变量

B．n个变量的与项，它包含全部n个变量，每个变量仅为原变量

C．n个变量的或项，它包含全部n个变量，每个变量仅为原变量

D．n个变量的与项，它包含全部n个变量，每个变量可以原变量或非变量

14．八路数据分配器，其地址输入（选择控制）端有（

）个。

A．1

B．2

C．3

D．8

15.在8:3线优先编码器（74LS148）中，8条数据输入线I0-I7同时有效时，优先级最高为

I7线，则输出线Y2Y1Y0的值应是()。

A．000

B．010

C．101

D．111

16．四位比较器(74LS85)的三个输出信号A>B、A=B、A<B中，只有一个是有效信号，它呈现()电平。

A．低 B．高

C．高阻 D．任意

17.采用4位比较器（74LS85）对两个四位数比较时，先比较()。

A．最低位B．次低位

C．次高位 D．最高位

18．一位全加器有三个输入,加数Ai，被加数Bi，低位的进位信号Ci-1，则本位和Si

的逻辑表达式是()。

A．Si=Ai+Bi+Ci-1B．Si=AiBi

+(Ai⊕Bi)Ci-1C．Si=Ai⊕Bi⊕Ci-1

D．Si=AiBi

+Ai⊕Bi⊕Ci-1

19．一位全加器有三个输入加数Ai，被加数Bi，低位的进位信号Ci-1，则向高位的进位信号Ci的逻辑表达式是()。

A．Ci

=Ai+Bi+Ci-1B．Ci

=AiBi

+(Ai⊕Bi)Ci-1C．

Ci

=Ai⊕Bi⊕Ci-1

D．Ci

=AiBi

+Ai⊕Bi⊕Ci-1

20．四位二进制码A1A2A3A4，若电路采用奇校验，则校验位的逻辑表达式是(

)。

A．A1⊕A2⊕A3⊕A4⊕1B．A1⊕A2⊕A3⊕A4⊕0C．A1+A2+A3+A4+1

D．A1A2A3A4+1

21．JK触发器在CP脉冲作用下，欲使Qn+1=Qn,则输入信号应为（）。

A．J=1，K=1B．J=1，K=0C．J=0，K=1D．J=0，K=022．设RS触发器有两个输入端R和S,有两个输出端Q和Q。如果发生了触发器状态不确定的情况，其原因是两个输入端为()。A．S=0，R=0B．S=0，R=1C．S=1，R=0D．S=1，R=1

23．一个8421BCD码计数器至少需要（

）个触发器构成。

A．3

B．4

C．5

D．10

24.在下列逻辑电路的名称中，（

）不是组合逻辑电路。

A．锁存器B．编码器

C．全加器 D．译码器

25．用n个移位寄存器构成的扭环计数器，可得到的最大计数模数是()。

A．2n

B.

n2

C.

2nD.

n

26．用4个D型触发器构成的扭环计数器，计数器的模数是()。

A．3B.4C.8

D.16

27．用n个移位寄存器构成的环形计数器，可得到的最大计数模数是()。

A．nB.2nC.2nD.2n-128．米里型时序电路的输出(

)。

A．与输入和当前状态都无关

B．与输入和当前状态都有关

C．只与当前输入有关

D．只与当前状态有关

29．EPROM是指（

）。

A.随机读写存储器

B.掩模式只读存储器

C.光擦除可编程只读存储器

D.电擦除可编程只读存储器

30.E2PROM是指（

）。

A.掩模式只读存储器

B.一次性可编程只读存储器

C.光擦除可编程只读存储器

D.电擦除可编程只读存储器

31．使用256×1位ROM芯片组成1024×8位ROM存储器，需要(

)片芯片。

A．8B．10C．16D．32

32．使用256×4位ROM芯片组成1024×16位ROM存储器，需要(

)片芯片。

A．4B．8C．16D．32

一.单项选择题参考答案:1A2B3A4C5B6C7A8D9C10B11B12B13D14C15A16B17D18C19B20A21D22A23B24A25C26C27A28B29C30D31D32C

二.填空题

1．十进制数0.625转换为八进制数为

，转换为十六进制数为

。2．十进制数998转换为八进制数为

，转换为十六进制数为

。

3.

十进制数30.7的8421BCD码是

，余3码是

。4．一个逻辑函数，如果有n个变量，则有

个最小项。任何一个逻辑函数可以化成唯一的

之和的表达式。

5．数字系统中常用的BCD码有

(有权码)和

(无权码)。

6.

卡诺图是

的一种图形表示，卡诺图中的每一格子对应一个

。

7．三个逻辑变量X、Y、Z的狄摩根定律是

和

。

8.常用的组合逻辑分析方法有逐级电平推导法、数字波形图分析法、

法和

法。

9.逻辑函数的描述工具除了布尔代数、逻辑图、波形图、硬件描述语言之外，还有

和

。10.三态门的输出有:逻辑1、

和

三种状态。

11.RS触发器的状态方程是

，

约束条件方程是

。12．D触发器的状态方程是

，

JK触发器的状态方程是

。

13.组合逻辑电路中不包含存储信息

的

元件，它一般由各种

组合而成。

14．由各种

组合而成且无反馈

的逻辑电路，称为

电路。

15.时序逻辑电路的输出不仅与

有

关，而且与

有关。

16．同步时序逻辑电路,

按其输入与

输出的关系不同，分为

和

两类。17．4K×16位的EPROM芯片，其地

址线有

条，数据线有

条。18．1G×32位的RAM芯片,

其地址

线有

条，数据线有

条。

二.填空题参考答案:1.

0.

5

,

0.

A1746,3E6(0011

0000.

0111)8421BCD码

(0110

0011.

1010)余3码4.2n,

最小项5.

8421码，格雷码6.

逻辑函数(逻辑表达式),最小项

7.

X+Y+Z=XYZ,