PIE工艺整合工程师101个问答题

PIE工艺整合工程师101个问答题11.何谓PIE?PIE的主要工作是什么?答：ProcessIntegrationEngineer(工艺整合工程师),主要工作是整合各部门的资源,对工艺连续进行改良,保证产品的良率（yield）稳固优异。22.200mm，300mmWafer代表何意义?答：8吋硅片(wafer)直径为200mm,直径为300mm硅片即12吋。33.目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？答：目前1~3厂为200mm(8英寸)的wafer,工艺水平已达0.13um工艺。未来北京厂工艺wafer将使用300mm(12英寸)。44.我们为何需要300mm?答：wafersize变大，单一wafer上的芯片数(chip)变多，单位成本降低200→300面积增加2.25倍,芯片数目约增加2.5倍588die200-mmwafer232die300-mmwaferIncreaseinNumberofChips

onLargerWaferDiameter目的：降低成本65.所谓的0.13um的工艺能力(technology)代表的是什么意义？答：是指工厂的工艺能力能够达到0.13um的栅极线宽。当栅极的线宽做的越小时，整个器件即可以变的越小，工作速度也越快。76.0.35um→0.25um→0.18um→0.15um→0.13um的technology改变又代表的是什么意义？答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um→0.25um→0.18um→0.15um→0.13um代表着每一个阶段工艺能力的提高。87.一般的硅片(wafer)基材(substrate)可区分为N,P两种种类（type）,何谓N,P-typewafer?答：N-typewafer是指混杂negative元素(5价电荷元素，比如：P、As)的硅片,P-type的wafer是指混杂positive元素(3价电荷元素,比如：B、In)的硅片。98.工厂中硅片（wafer）的制造过程可分哪几个工艺过程(module)？答：主要有四个部分：DIFF（扩散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蚀）。其中DIFF又包含FURNACE(炉管)、WET(湿刻)、IMP(离子注入)、RTP(快速热办理)。TF包含PVD(物理气相淀积)、CVD(化学气相淀积)、CMP(化学机械研磨)。硅片的制造就是依照客户的要求，不断的在不同工艺过程（module）间重复进行的生产过程，最后再利用电性的测试，保证产品优异。10光刻看法ImplantDiffusionTest/SortEtchPolishPhotoCompletedwaferUnpatternedwaferWaferstartThinFilmsWaferfabrication(front-end)光刻占成本１／３119.一般硅片的制造常以几P几M及光罩层数(masklayer)来代表硅片工艺的时间长短，请问几P几M及光罩层数(masklayer)代表什么意义？答：几P几M代表硅片的制造有几层的Poly(多晶硅)和几层的metal(金属导线).一般0.15um的逻辑产品为1P6M(1层的Poly和6层的metal)。而光罩层数（masklayer）代表硅片的制造必需经过几次的PHOTO（光刻）1210.Wafer下线的第一道步骤是形成startoxide和zerolayer?其中startoxide的目的是为何？答：①不希望有机成分的光刻胶直接碰触Si表面。②在laser刻号过程中,亦可防止被产生的粉尘污染。1311.为何需要zerolayer?答：芯片的工艺由很多不同层次货仓而成的,各层次之间以zerolayer当成对准的基准。1412.Lasermark是什么用途?

WaferID又代表什么意义?答：Lasermark是用来刻waferID（ID是英文IDentity的缩写,ID是身份表记号码的意思.）,WaferID就仿佛硅片的身份证相同,一个ID代表一片硅片的身份。1513.一般硅片的制造(waferprocess)过程包含哪些主要部分？答：①前段（frontend）-元器件(device)的制造过程。②后段（backend）-金属导线的连结及护层（passivation）1614.前段（frontend）的工艺大概可区分为那些部份?答：①STI的形成(定义AA地区及器件间的隔绝)②阱区离子注入（wellimplant）用以调整电性③栅极(polygate)的形成④源/漏极（source/drain）的形成⑤硅化物(salicide)的形成1715.STI是什么的缩写?为何需要STI?答：STI:ShallowTrenchIsolation(浅沟道隔绝)，STI能够当成两个组件（device）间的隔断,防止两个组件间的短路.1816.AA是哪两个字的缩写?

简单说明AA的用途?答：ActiveArea,即有源区，是用来成立晶体管主体的地点所在，在其上形成源、漏和栅极。两个AA区之间即是以STI来做隔绝的。1917.在STI的刻蚀工艺过程中，

要注意哪些工艺参数？答：①STIetch（刻蚀）的角度；②STIetch的深度；③STIetch后的CD尺寸大小控制。(CDcontrol,CD=criticaldimension)2018.在STI的形成步骤中有一道lineroxide（线形氧化层）,lineroxide的特征功能为何？答：Lineroxide为1100℃,120min高温炉管形成的氧化层，其功能为：①维修进行STIetch造成的基材伤害；②将STIetch造成的etch尖角给于圆化(cornerrounding)。212219.一般的阱区离子注入调整电性可分为那三道步骤?功能为何？答：阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件电子特征，一般包含下面几道步骤：①WellImplant：形成N,P阱区；②ChannelImplant：防范源/漏极间的漏电；③VtImplant：调整Vt（阈值电压）。2320.一般的离子注入层次（Implantlayer）工艺制造可分为那几道步骤?答：一般包含下面几道步骤：①光刻(Photo)及图形的形成；②离子注入调整；③离子注入完后的ash(plasma(等离子体)冲洗)④光刻胶去除（PRstrip）2421.Poly（多晶硅）栅极形成的

步骤大概可分为那些?答：①Gateoxide(栅极氧化层)的堆积；②Polyfilm的堆积及SiON(在光刻中作为抗反射层的物质)的堆积）；③Poly图形的形成(Photo)；④Poly及SiON的Etch；⑤Etch完后的ash(plasma(等离子体)冲洗)及光刻胶去除（PRstrip）；⑥Poly的Re-oxidation（二次氧化）。2522.Poly（多晶硅）栅极的刻蚀(etch)要注意哪些地方？答：①Poly的CD(尺寸大小控制；②防止Gateoxie被蚀刻掉，造成基材（substrate）受损。2623.何谓Gateoxide(栅极氧化层)?答：用来当器件的介电层，利用不同厚度的gateoxide,可调理栅极电压对不同器件进行开关272824.源/漏极(source/drain)的形成

步骤可分为那些?答：①LDD的离子注入（Implant）；②Spacer的形成；③N+/P+IMP高浓度源/漏极(S/D)注入及快速热办理(RTA：RapidThermalAnneal)。2925.LDD是什么的缩写?用途为何?答：LDD:LightlyDopedDrain.LDD是使用较低浓度的源/漏极,以防范组件产生热载子效应的一项工艺。3026.何谓Hotcarriereffect

(热载流子效应)?答：在线寛小于0.5um以下时,因为源/漏极间的高浓度所产生的高电场,以致载流子在挪动时被加快产生热载子效应,此热载子效应会对gateoxide造成破坏,造成组件伤害。3127.何谓Spacer?Spacer蚀刻时

要注意哪些地方？答：在栅极(Poly)的两旁用dielectric（介电质）形成的侧壁，主要由Ox/SiN/Ox构成。蚀刻spacer时要注意其CD大小，profile(剖面轮廓)，及remainoxide(残留氧化层的厚度)3228.Spacer的主要功能?答：①使高浓度的源/漏极与栅极间产生一段LDD地区;②作为ContactEtch时栅极的保护层。3329.为安在离子注入后,需要热办理(ThermalAnneal)的工艺?答：①为恢复经离子注入后造成的芯片表面伤害;②使注入离子扩散至适合的深度;③使注入离子挪动到适合的晶格地点。3430.SAB是什么的缩写?目的为何？答：SAB：Salicideblock(硅化物遮蔽层),用于保护硅片表面，在RPO(ResistProtectOxide)的保护下硅片不与其余钛Ti,钴Co形成硅化物(salicide)3531.简单说明SAB工艺的流层中要注意哪些?答：①SAB光刻后（photo），刻蚀后(etch)的图案（特别是小块地区）。要确定有完好的包覆（block）住必需被包覆（block）的地方。②remainoxide(残留氧化层的厚度)。3632.何谓硅化物(salicide)?答：Si与Ti或Co形成TiSix或CoSix,一般来说是用来降低接触电阻值（Rs,Rc）。3733.硅化物(salicide)的形成步骤

主要可分为哪些?答：①Co(或Ti)+TiN的堆积；②第一次RTA（快速热办理）来形成Salicide。③将未反响的Co(Ti)以化学酸去除。④第二次RTA(用来形成Ti的晶相转变,降低其阻值)。3834.MOS器件的主要特征是什么？答：它主若是经过栅极电压（Vg）来控制源，漏极(S/D)之间电流，实现其开关特征。3935.我们一般用哪些参数来

谈论device的特征？答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、Vbk(breakdown)值尽量大，Ioff、Rc尽量小，Vt、Rs尽量凑近设计值.4036.什么是Idsat?Idsat代表什么意义？答：饱和电流。也就是在栅压(Vg)一准时，源/漏(Source/Drain)之间流动的最大电流.4137.在工艺制作过程中哪些工艺

能够影响到Idsat?答：PolyCD(多晶硅尺寸)、GateoxideThk(栅氧化层厚度)、AA(有源区)宽度、Vtimp.条件、LDDimp.条件、N+/P+imp.条件。4238.什么是Vt?Vt代表什么意义？答：阈值电压（ThresholdVoltage），就是产生强反转所需的最小电压。当栅极电压Vg<Vt时,MOS处于关的状态，而Vg≥Vt时，源/漏之间便产生导电沟道，MOS处于开的状态。4339.在工艺制作过程中哪些工艺

能够影响到Vt?答：PolyCD、GateoxideThk.(栅氧化层厚度)、AA(有源区)宽度及Vtimp.条件。4440.什么是Ioff?Ioff小有什么利处？答：关态电流，Vg=0时的源、漏级之间的电流，一般要求此电流值越小越好。Ioff越小,表示栅极的控制能力愈好,能够防止不用要的漏电流(省电)。4541.什么是devicebreakdownvoltage?答：指崩溃电压（击穿电压），在Vg=Vs=0时，Vd所能承受的最大电压，当Vd大于此电压时，源、漏之间形成导电沟道而不受栅压的影响。在器件越做越小的状况下，这种情况会将会愈来愈严重。4642.何谓ILD?IMD?其目的为何？答：ILD：InterLayerDielectric,是用来做device与第一层metal的隔绝（isolation），而IMD：InterMetalDielectric，是用来做metal与metal的隔绝（isolation）.要注意ILD及IMD在CMP后的厚度控制。IMDMetal-1CT4743.一般介电层ILD的形成由那些层次构成？答：①SiON层堆积(用来防止上层B,P浸透器件)；②BPSG（掺有硼、磷的硅玻璃）层堆积；③PETEOS（等离子体增强正硅酸乙脂）层堆积；最后再经ILDOxideCMP(SiO2的化学机械研磨)来做平坦化。4844.一般介电层IMD的形成由

那些层次构成？答：①SRO层堆积(用来防止上层的氟离子往下浸透器件)；②HDP-FSG（掺有氟离子的硅玻璃）层堆积;③PE-FSG（等离子体增强,掺有氟离子的硅玻璃）层堆积；使用FSG的目的是用来降低dielectrick值,减低金属层间的寄生电容。最后再经IMDOxideCMP(SiO2的化学机械研磨)来做平坦化。4945.简单说明Contact(CT)的形成步骤有那些?答：Contact是指器件与金属线连结部分，分布在poly、AA上。①Contact的Photo（光刻）；②Contact的Etch及光刻胶去除(ash&PRstrip)；③Gluelayer（粘合层）的堆积；④CVDW（钨）的堆积⑤W-CMP。5046.Gluelayer（粘合层）的堆积所处的地点、成分、薄膜堆积方法是什么？答：因为W较难附着在Salicide上,所以一定先堆积只Gluelayer再堆积WGluelayer是为了增强粘合性而加入的一层。主要在salicide与W(CT)、W(VIA)与metal之间,其成分为Ti和TiN,分别采用PVD和CVD方式制作。5147.为何各金属层之间的连结大多都是采用CVD的W-plug(钨插塞)?答：①因为W有较低的电阻；②W有较佳的stepcoverage(阶梯覆盖能力)。5248.一般金属层(metallayer)的形成工艺是采用哪一种方式?大概可分为那些步骤?答：①PVD(物理气相淀积)Metalfilm堆积②光刻(Photo)及图形的形成；③Metalfilmetch及plasma(等离子体)冲洗（此步骤为连续工艺，在同一个机台内达成，其目的在防止金属腐化）④Solvent（溶剂）--ELECTRONICSGRADEPROCESSSOLVENT(电子生产溶剂)光刻胶去除。5349.Topmetal和intermetal的厚度，线宽有何不同?答：Topmetal平时要比intermetal厚得多，0.18um工艺中intermetal为4kAo,而topmetal要8kAo.主若是因为topmetal直接与外面电路相接，所承受负载较大。一般topmetal的线宽也比intermetal宽些。5450.在量测Contact/Via（是指metal与metal之间的连结）的接触窗开的好不好时,我们是利用什么电性参数来得知的?答：经过Contact或Via的Rc值，Rc值越高，代表接触窗的电阻越大,一般来说我们希望Rc是越小越好的。5551.什么是Rc?Rc代表什么意义？答：接触窗电阻，详细指金属和半导体（contact）或金属和金属(via--通孔)，在相接触时在节地方形成的电阻，一般要求此电阻越小越好。5652.影响Contact(CT)Rc的主要

原因可能有哪些?答：①ILDCMP(化学机械抛光)的厚度能否异常；②CT的CD大小；③CT的刻蚀过程能否正常；④接触底材的质量或浓度（Salicide，non-salicide)；⑤CT的gluelayer（粘合层）形成；⑥CT的W-plug。5753.在量测Poly/metal导线的特征时,是利用什么电性参数得知?答：可由电性量测所得的spacing&Rs值来表现导线能否异常。5854.什么是spacing?如何量测?答：在电性测量中，给一条线(polyormetal)加必定电压，测量与此线相邻但不订交的此外一线的电流，此电流越小越好。当电流偏大时代表导线间可能发生短路的现象。5955.什么是Rs?答：片电阻（单位面积、单位长度的电阻），用来量测导线的导电状况如何。一般能够量测的为AA(N+,P+),poly&metal.6056.影响Rs有那些工艺?

答：①导线line（AA,poly&metal）的尺寸大小。(CD=criticaldimension)②导线line（poly&metal）的厚度。③导线line(AA,poly&metal)的自己电导性。（在AA,polyline时可能为注入离子的剂量有关）

6157.一般护层的结构是由哪三层构成?

答：①HDPOxide(高浓度等离子体二氧化硅)②SROOxide（Siliconrichoxygen富氧二氧化硅）③SiNOxide

6258.护层的功能是什么?

答：使用oxide或SiN层,用来保护基层的线路，以防止与外界的水汽、空气相接触而造成电路伤害。

6359.Alloy(合金化)的目的为何?

答：①Release各层间的stress（应力），形成优异的层与层之间的接触面②降低层与层接触面之间的电阻。

6460.工艺流程结束后有一步骤为WAT，其目的为何?

答：WAT(waferacceptancetest圆片查收测试),是在工艺流程结束后对芯片做的电性测量，用来检验各段工艺流程能否吻合标准。（前段所讲电学参数Idsat,Ioff,Vt,Vbk(breakdown),Rs,Rc就是在此步骤达成）65

61.WAT电性测试的主要项目有那些?答：①器件特征测试；②Contactresistant(Rc)；③Sheetresistant(Rs)；④Breakdowntest；⑤电容测试；⑥Isolation(spacingtest)。6662.什么是WATWatch系统?它有什么功能?答：Watch(监督)系统供应PIE工程师一个工具,来针对不同WAT测试项目,设置不同的栏住产品及发出Warning警示标准,能使PIE工程师早期发现工艺上的问题。6763.什么是PCMSPEC?答：PCM(Processcontrolmonitor)SPEC(Specification--详细说明)广义而言是指芯片制造过程中所有工艺量测项目的规格,狭义而言则是指WAT测试参数的规格。6864.当WAT量测到异常是要如何办理?答：①查察WAT机台能否异常,若有则重测之②利用手动机台Doubleconfirm(加倍判定)③检查产品是在工艺流程制作上能否有异常记录④切片检查6965.什么是EN?EN有何功能或用途?答：由CE发出,详记对于某一产品的有关信息(包含TechnologyID,ReticleandsomesplitconditionETC….)或是客户要求的事项(包含HOLD,Split,Bank,Runtocomplete,Package….),依据EN供应信息我们才能够成立Processflow及办理此产品的有关动作。7066.PIE工程师每天来公司需要Check哪些项目(开门五件事)?答：①CheckMES系统,观察自己Lot状况②办理inlineholdlot.(defect,process,WAT)③分析汇总有关产品inline数据.(rawdata&SPC)④分析汇总有关产品CPtest结果⑤参加晨会,报告有关产品信息7167.WAT工程师每天来公司需要Check哪些项目(开门五件事)?答：①检查WAT机台Status②检查及办理WATholdlot③检查前一天的retestwafer及量测能否有异常④能否有新产品要到WAT⑤交接事项7268.BR工程师每天来公司需要Check哪些项目(开门五件事)?答：①Passdown②Reviewurgentcasestatus③CheckMESissueswhichreportedbymoduleandline④Reviewdocumentation⑤Reviewtaskstatus7369.ROM是什么的缩写?答：ROM:Readonlymemory唯读储存器7470.何谓YE?答：YieldEnhancement良率改良7571.YE在FAB中所扮演的角色？答：针对工艺中产生缺点的成因进行追踪，数据采集与分析，改良评估等工作。从而与有关工程部门工程师合作提出改良方案并作成效评估。7672.YE工程师的主要任务？答：①降低突发性异常状况。(Excursionreduction)②改良常态性缺点状况。(Baselinedefectimprovement)7773.如何reduceexcursion?答：有效监控各生产机台及工艺上的缺点现况,defectlevel异常高升时快速予以查明，并辅助异常清除与防范再发。7874.如何improvebaselinedefect?答：藉由分析产品无效或线上缺点监控等资料，而发掘重点改良目标。连续不断推动机台与工艺缺点改良活动，降低defectlevel使产品良率于稳固中不断提高7975.YE工程师的主要工作内容？答：①负责生产过程中异常缺点事故的追查分析及改良工作的检查与推动。②评估并成立各项缺点监控(monitor)与分析系统。③开发并成立有效率的缺点工程系统，提高缺点分析与改良的能力。④辅助module成立off-linedefectmonitorsystem,以有效反响生产机台状况。8076.何谓Defect?答：Wafer上存在的有形污染与不完满，包含①Wafer上的物理性异物（如：微尘，工艺残留物，不正常反响生成物）。②化学性污染（如：残留化学药品，有机溶剂）。③图案缺点（如：Photo或etch造成的异常成象，机械性刮伤变形，厚度不均匀造成的颜色异常）。④Wafer自己或制造过程中惹起的晶格缺点。8177.Defect的本源？答：①素材自己：包含wafer,气体，纯水，化学药品。②外在环境：包含干净室，传递系统与程序。③操作人员：包含无尘衣，手套。④设备零件老化与制程反响中所产生的副生成物。8278.Defect的种类依掉落地点区分可分为?答：①Randomdefect:defect分布很凌乱②clusterdefect:defect集中在某一地区③Repeatingdefect:defect重复出此刻同一地区8379.依对良率的影响Defect可分为?答：①Killerdefect→对良率有影响②Non-Killerdefect→不会对良率造成影响③Nuisancedefect→因颜色异常或filmgrain造成的defect,对良率亦无影响8480.YE一般的工作流程?答：①Inspectiontool扫描wafer②将defectdata传至YMS③检查defect增加数能否高出规格④若高出规格则将wafer送到reviewstationreview⑤确认defect本源并通知有关单位一起解决8581.YE是利用何种方法找出缺点(defect)?答：缺点扫描机(defectinspectiontool)以图像比对的方式来找出defect.并产出defectresultfile.8682.Defectresultfile包含那些信息?答：①Defect大小②地点,坐标③Defectmap8783.DefectInspectiontool有哪些型式？答：Brightfield&DarkField8884.何谓Brightfield?答：接收反射光讯号的缺点扫描机8985.何谓Darkfield?答：接收散射光讯号的缺点扫描机9086.Brightfield与Darkfield何者扫描速度较快?答：Darkfield9187.Brightfield与Darkfield

何者敏捷度较好?答：Brightfield9288.Reviewtool有哪几种？答：Opt