msr是一款全可编程开放网络创新平台用于_第1页
msr是一款全可编程开放网络创新平台用于_第2页
msr是一款全可编程开放网络创新平台用于_第3页
msr是一款全可编程开放网络创新平台用于_第4页
msr是一款全可编程开放网络创新平台用于_第5页
已阅读5页,还剩27页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

ONetSwitch45基于XilinxZynqTM-7000全可编程,集千兆1000Base-T、万兆10GBase-R以及无线3x3MIMO802.11n为一体,硬件性能强大并易扩展,参考设计丰富且灵活多变,自底向上硬件和软件两个层面的可编程性保表 ONetSwitch45技术参全XC7Z045-供12V配QSPIFlashSD处理器系统Processing处理双核ARMCortex-缓DDR3QuadSPIFlash网络接1xGERJ45设USBOTG/USB-UART/USBJTAG/SD可编程逻辑 bleFPGA内部总QDRII+有线网无线网MiniPCIe802.11设其它设可编程开关、按钮、LED灯若

图 ONetSwitch45模块互连结2XilinxZynq3ONetSwitch452ONetSwitch45#模标描1电源2电源2.5mm12V3电源4电流检测传感器WSL36375L000FEB56789GTXGTXGTXDDR33.33MHzPS25MHzAD9516-324MHzUSB3320PLPSU34(背面156.25MHzSFPU35(背面156.25MHz多路AD9156-复位PushButtonx2用户PushButton用户SMAJ1-J2U35J5-J6U15PMOD1220FMCASP-134486-JTAG-14USBSD-47589-0001USBMicroBUSBUARTU30(背面48204-0001USBAOTGPSRJ450826-1X1T-23-FMegJackPSU27(背面PLRJ45PLSFP+74441-0010MiniPCIeSIMQDRII+XC7Z045-Bank

表3ZynqBank分电用500(MIOQSPI,QDR,QDR,PCIe,XilinxZynqONetSwitch45采用XilinxZynqTM-7000全可编程作为主,封装为XC7Z045-2FFG676SystemPS及基于XilinxKintex7系列FPGA的可编程逻辑(Progr Logic,PLQSPI配置方式,PS启动,MasterMode一般的JP1JP3均保持为0,即端接管23。跳JP2的配置QSPISD卡启动方式的不同4管模常0(JP22-常1(JP21-PSPLLPLL0(JP32-PLL1(JP31-MIOBank常常JTAG级联模式(Cascade0(JP12-独立模式(Independent1(JP11-5模跳描USBUSBAUSBMicroJTAG-JP42- PJTAG--6#模标描133.33MHzPS225MHzAD9516-3324MHzUSB33204PL5PS6U34(背面156.25MHzSFP7U35(背面156.25MHz8多路AD9156-7#描133.33MHzPS225MHzAD9516-3324MHzUSB456156.25MHzSFP7156.25MHz8OUT4:辅助时钟OUT5:辅助时钟OUT6:PCIe插槽时OUT9:测试PS器件型号:SIT8103AC-23-18E-时钟频率:时钟稳定:电平标准:1.8V5X1器件型号:ASFL1-25.000MHZ-EK-时钟频率:时钟稳定:电平标准:3.3V6X2器件型号:HCM49-24.000MABJ-时钟频率:时钟稳定:电平标准:无源时钟7X3PLPHY器件型号:ABM8-25.000MHZ-B2-时钟频率:时钟稳定:电平标准:无源时钟PSPHYPS部分的1个RJ45千兆网口采用88E1116RPHY实现,该的使用需要一个外部时钟源25MHz。位置标记器件型号:ABM8-25.000MHZ-B2-时钟频率:时钟稳定:电平标准:无源时钟GTX时钟输入管脚。位置标记U34。器件型号:时钟频率:时钟稳定:电平标准:3.3V器件型号:BF-156.250MBE-时钟频率:时钟稳定:电平标准:3.3V(X2SMA辅助时钟、FMC辅助时钟。位置标记U15。该时钟发生器可以通过ZynqPS的MIOGPIO用软件配置,详情可参见AD9516-38AD9516-3名管方描8AD9156-3QSPI器件型号:供电电压:数据位宽:9QSPI名管方描9QSPI原理图(U23为例接如表所示。器件型号为MT41J256M8HX-15E。10DDR3名管方描VCC1V5VTTVREF0V75VTTVREF0V75PS11PSEthernet名管方描平转换之后,与SD卡槽相连。12SD名管方描SDSDONetSwitch45ZynqPSUSB端口,Bank501USB3320USBHOSTUSB3320C-13USB-OTG名管方描14USB-UART名管方描FMCJTAG14-JTAGTCKJTAGJTAGTCKJTAGTMSJTAGJTAGFMCJTAG14-JTAGTCKJTAGJTAGTCKJTAGTMSJTAGJTAGJTAGZynqJTAGTDI FMCJTAGTCKJTAGUSBJTAGJTAGJTAGTCKJTAGTMSJTAGJTAGJTAGJumperSelect10JTAG15EMIOPJTAG名管方描11ZynqJTAG支持XilinxISEChipscopeVivadoHardwareManagerONetSwitch45ZynqPLCypressQDRII+,以满足高性能网络数据处理。器件型号为CY7C25652KV18-400BZC,预设可以在400MHz模式下提供57.6Gbps的吞吐率。脚连接较多,占用了Bank33,3435三个HighPerformanceBank全部或部分管脚。XilinxXilinxDataTrafficDataTrafficMemoryInterfaceGeneratorQDRII+CypressCY7C25652KV18-FPGAInternal12QDRII+名管方13QDRII+Bank名管方描14QDRII+Bank名管方描15QDRII+BankPLEthernet用内置磁芯的Belfuse0826/L826-1D4T/1X4T-23-FMagJack,该连接器提供物理连接和网络变压器功能。BCM5464SR承担物理层功能,桥接连接器与Zynq主实现网口通信。三种速率,支持单个MDIO接口管理四个网口,支持LED灯控制。由一枚25MHz晶振提供参考时钟。工作在PL内部实现,参考XilinxLogiCOREIPAXIEthernet相关产品手册。RGMII RJ45RGMIIRJ45RGMIIRGMII

BCM5464SR

LED

16PLEthernet1G16PLEthernet1G名管方PLEthernetONetSwitch45ZynqPL部分通过GTX10GBase-RSFP+。连接器器件型号为Molex74441-001。在PL内部,10GBase-RGTX实现时钟数据恢复以及数据处理。SFP+PL的连接在两个Bank上实现,Bank111GTXQUADSFP+Bank134xSFP+GTXQUAD4xSFP+GTXQUAD74441-17PLEthernet10G名管方描MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-MiniPCIeONetSwitch45ZynqPLGTX连接了一个MiniPCIe端口,用于无线设备的连接(AtherosAR93803x3MIMO802.11b/g/n无线网卡。Zynq中有自带PCIe硬核,可以配置成PCIeRootComplex模式,与无线设备中的PCIeEndpoint实现数据沟通。Diff.CtrlSig AD9516-3Diff.CtrlSig AD9516-3 PCIeRootFPGAInternalPCIeEndMiniPCIe18MiniPCIeWLAN17MiniPCIe名管方描Req.towake,open-Req.forrefclock,open-MGTX-MGTX-MGTX-MGTX-MGTX-MGTX-FMCONetSwitch45ZynqPLFPGA夹层板端口(FMCHighPinCount10Gbps的GTXFMCHPC,从而实现高性能扩展。管脚功能依据而定。连接器器件型号为ASP-134486-01。19FMCHPC18FMCHPC名管方描MGTX-TXN#0MGTX-RXP#0MGTX-RXN#0MGTX-TXN#1MGTX-RXP#1MGTX-RXN#1MGTX-TXN#2MGTX-RXN#2MGTX-REFCLK#1NMGTX-REFCLK#1P19FMCHPC网络网络242020#标类管描1系PROG_B2系3系POR_B4系SRST_B5用常高,按下6用常高,按下21#标类管描1用2用3用4用22LED#标类管描1系INIT_B:初始2系3系PS4系复位指示5用高电6用高电7用低电8用低电9系电源指示系MINIPCIE_LED_WWAN_B系系MINIPCIE_LED_N_B

21SD23#标连方描12-右21-左32-右PLL41-上USB5xMeshSr XilinxZynqAP XilinxFMC

/products/boardskits/fmc.htmUsingXilinx avforVivado2013.4LogiCOREIPAXIEthernetLogiCOREIPTri-ModeEthernetMACv8.1LogiCOREIPAXIInterconnectv2.1LogiCOREIPProcessorSystemResetModulev5.0LogiCOREIPProcessingSystem7v5.3LogiCOREIP10-GigabitEthernetPCS/PMAv4.1LogiCOREIP10-GigabitEthernetMACv13.07SeriesFPGAsIntegratedBlockforPCIExpressv3.0LogiCOREIPAXIBridgeforP

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论