实验三时序电路设计

实验三时序电路设计第一页，共十五页，编辑于2023年，星期二

实验准备了解实验所用电路的引脚排列和引脚功能。完成实验内容所要求的电路设计自拟实验结果记录表格。第二页，共十五页，编辑于2023年，星期二

实验目的1．掌握RS触发器、D触发器、JK触发器的工作原理。2．学会正确使用RS触发器、D触发器、JK触发器。实验项目一基本触发器的功能测试第三页，共十五页，编辑于2023年，星期二实验项目一基本触发器的功能测试1.用74LS00构成一个RS触发器。给出R、S波形序列，进行波形仿真，说明RS触发器的功能。

2.D触发器DFF（双D触发器74LS74中一个D触发器）功能测试。

D触发器的输入端口CLR是复位或清零，PRN是（置位）；给定D（数据）、CLK（时钟）波形序列，进行波形仿真，记录输入与输出Q波形。说明D触发器是电平触发还是上升沿触发，分析原因。

3.JK触发器（双JK触发器74LS112中一个D触发器）功能测试与分析。

JK触发器输入端口，CLR是复位端，PRN是置位端，CLK是时钟。给出ClK，J，K的波形，仿真JK触发器的功能，说明JK触发器的CLK何时有效。

D触发器74LS74是上升沿触发，JK触发器74LS74是下降沿触发第四页，共十五页，编辑于2023年，星期二实验项目二简单时序电路设计

实验目的学习利用EDA工具设计简单时序电路流程和方法。掌握原理图输入法完成电路设计掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法第五页，共十五页，编辑于2023年，星期二实验内容(一)1.用D触发器（74LS74）构成4位二进制异步计数器（分频器）

(1)输入所设计的4位二进制计数器电路并编译。

(2)建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。

(3)对所设计电路进行器件编程。将CLK引脚连接到

实验系统的单脉冲输出插孔，4位二进制计数器输

出端Q0、Q1、Q2、Q3连接到LED显示灯，CLR、PRN端分别连接到实验系统两个开关的输出插孔。

(4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时

观测Q0、Q1、Q2、Q3对应LED显示灯的变化情况第六页，共十五页，编辑于2023年，星期二

2用74LS163构成N进制加法计数器的设计

(N=学号+5)，在QUARTUSII平台下,采用原理图输入,进行综合,仿真。

74LS163为同步清零计数器.

预置功能:在CR端为’1’，LD端为’0’，在时钟共同作用下，CK上

跳后计数器状态等于预置输入DCBA，即所谓“同步”

预置功能保持功能:CR和LD为’1’，ET或EP任意一个为低电平计数器处于

保持功能，即输出状态不变。计数功能:只有四个控制输入都为’1’，计数器（163）实现

模16加法计数，当Q3Q2Q1Q0=1111时，RCO=1。实验内容(二)第七页，共十五页，编辑于2023年，星期二74XX16XGeneralDescriptionThe160A/161A/162A/163Aarehigh-speed4-bitsynchronouscounters.Theyareedge-triggered,synchronouslypresettable,andcascadableMSIbuildingblocksforcounting,memoryaddressing,frequencydivisionandotherapplications.TheLS160AandLS162Acountmodulo10(BCD).TheLS161AandLS163Acountmodulo16(binary.)TheLS160AandLS161AhaveanasynchronousMasterReset(Clear)inputthatoverrides,andisindependentof,theclockandallothercontrolinputs.TheLS162AandLS163AhaveaSynchronousReset(Clear)inputthatoverridesallothercontrolinputs,butisactiveonlyduringtherisingclockedge.第八页，共十五页，编辑于2023年，星期二74XX163引脚图第九页，共十五页，编辑于2023年，星期二

74XX163时序图第十页，共十五页，编辑于2023年，星期二手工设计方法设计方法:1.置零法2.置数法当计数模长M大于10时，可用两片以上集成计数器级联触发器来实现。集成计数器可同步连接，也可以异步连接成多位计数器，然后采用反馈清零法或反馈预置法实现给定模长M计数。图所示为同步连接反馈清零法（a）及反馈置数法（b）实现模长48计数电路原理图。第十一页，共十五页，编辑于2023年，星期二设计方法:1.同步级联,整体反馈置零法(用74XX163构成48进制加法计数器)

手工设计技术设计举例第十二页