基于VHDL的电子秒表的设计

《EDA技术及应用》课程设计报告 年月日至年月日课程设计任务书的电子秒表的设计设计一个电子秒表，给定时钟信号为，要求系统达到以下功能：计时精度是。具有启停开关复位开关可以在任何情况下使用。来显示它所记忆的脉冲周期个数。根据系统设计要求系统的底层设计主要由六十进制计数器模块、二十四进制计数器模块、分频模块、显示模块组成。系统顶层设计图如图所示wei[3..0],led[6.0]。2、模块功能设计本系统由六十进制计数器模块、二十四进制计数器模块、分频模块执行计时功能输入信号是，通过分频后为，时钟信号是作为秒表的秒输入秒为进制计数器分也为进制计数器小时采用二十四进制计数器各级进位作为高位的使能控()六十进制计数器模块复位和时钟信号，输出信号为„、„、，分别为低位输出、高位输出和图2六十进制计数器示意图(2)二十四进制计数器模块复位和时钟信号，输出信号为„、„，分别为低位输出、高位输出。图3二十四进制计数器示意图(3)分频器模块tclkout(4)LED显示模块LED有着显示亮度高，响应速度快的特点，最常用的是七段式LED显示器，又称数码管。七段LED显示器内部由七个条形发光二极管和一个小圆点发光二极管组成，根据各管LED数码管的g~a七个发光二极管因加正电压而发亮，因加零电压而不能发亮，不同亮暗的组合就能形成不同的字形，这种组合称之为字形码(段码)，如显示”0”,字形码为3fh。循环显示频率较高时，利用人眼的暂留特性，看不出闪烁显示现象，这种显示需要一个接口完成字形码的输出(字形选择)，另一接口完成各数码管的轮流点亮(数位选择)。将二十四进制计数器和2个六十进制计数器的输出作为LEDA显示模块的输入，在时钟信号的控制下通过此模块完成6个LED数码管的显示，输出信号为WEI[2…0]和出系统仿真波形包括各模块仿真波形及顶层仿真波形。序号课程设计内容学时分配2查阅、收集资料，拟定控制方案0.5天3计数器程序编写及仿真调试0.5天4分频器程序编写及仿真调试0.5天5系统整体仿真调试0.5天6按规范要求撰写课程设计说明书2天7提交设计作品及设计说明书、答辩0.5天合计5天．王锁萍．电子设计自动化()教程．成都：电子科技大学出版社，．应用技术．北京：北京希望电子出版社，．目录摘要子信息技术的发展，电子系统的设计技术和工具发生了深刻的变。数字钟的设计是数字电路的一个典型应用，其设计方法很多，本设计采用语言在上实现它的功能。通过本设计，掌握多位计数器相连的设计方法、多位共阴极显示数码管的驱动和编码以及的层次化结构化设计课程设计的任务和基本要求()运用数字系统的设计方法进行数字系统设计；()能进行较复杂的数字系统设计；表，给定始终信号为，要求系统达到以下功能；图数字钟的逻辑结构图图显示格式走进了千家万户。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路的控制下完成预定的各项功能。数字钟的基本原理方图数字钟实现原理框图()时基产生电路：()控制逻辑电路：器(进制)计数到时，再来一个脉冲，则秒计数器清零，重新开始新一轮则作为分计数器的计数脉冲，使分计数器计数加。现在我们把按键开关不按下去时(即为)，则数据选择器将秒计数器的进位脉冲送到分计数器，此时，数字钟正常工作；当按键开关按下去时(即为)，则数据选择器将另外一个的信号作为分计数器的计数脉冲，使其计数频率加快，当达到()计数显示电路：进制计数器和进制计数器得到：当计数器计数到时，“”和“”同时进行清零，则可实现进制计数。个数码管(有两个用来产生隔离符号‘—’)。可得：字母的码为“”，译码后为“”，现在如果只译图数字钟自顶向下设计分割图(说明按下按键，完成复位功能，选择的时钟，选择的时钟模块设计图数字钟总体框架本系统由六十进制计数器模块、二十四进制计数器模块、分频模块执行计时功能输入信号是，通过分频后为，时钟信号是作为秒表的秒输入秒为进制计数器分也为进制计数器小时采用二十四进制计数器各级进位作为高位的使能控制。()六十进制计数器模块为使能、复位和时钟信号，输出信号为„、„、，分别为低图六十进制计数器示意图()二十四进制计数器模块别为使能、复位和时钟信号，输出信号为„、„，分别为低位图()分频器模块二十四进制计数器示意图秒表的秒输入。输入信号为和，分别为时钟信号和复位信号，输出信号为，为分频器的时钟信号输出。图分频器示意图()显示模块数码管的~七个发光二极管因加正电压而发亮，因加零电压而不能显示””字形码为。图数码管结构图这种显示需要一个接口完成字形码的输出字形选择，另一接口完成各数码管()显示模块将二十四进制计数器和个六十进制计数器的输出作为显示模块的输入，在时钟信号的控制下通过此模块完成个数码管的显示，输出信号为„和„，分别为位选信号和段码输出。图显示示意图系统仿真对于电路整体进行仿真，得出如下波形仿真图。图整体仿真图中，当复位信号和使能信号为高电平时，随着时钟的六十进制模块的仿真波形如图。图分频器模块的仿真图六十进制模块仿真后在回到循环往复。每累计秒付出一个“分脉冲”信号，该信号作为“分计数器”的时钟脉冲。该模块还是是一个“分计数器”，每累计分钟，发出为为复位信号(高电平有效)。二十四进制模块的仿真波形如图。图二十四进制模块的仿真位信号(高电平有效)。本模块的功能是将端口输入的时钟信号分频后送给端口。当端口输入信号有效(高电平)时，端口输出信号清零。图显示模块的仿真接标““硬件仿真()按要求啊装好软件，连接好下载电缆，将适配板左下角的用十芯排线和万用下载区左下角的口连接起来，万()在菜单“”中选择“”，或直接单击工具栏上的快()设置编程模式。若是初次安装，在下载编程前需要选择”显示为时，编程成功，可以观察实验面板，进行硬件测试验结论用技术设计了数字钟，采用硬件描述语言个系统结构简单，使用方便，功能齐全，精度高，具有一定的开发价值。用硬件描述语言的形式来进行数字系统的设计方便灵活，利用软件进行编译优化仿真极大地减少了电路设计的时间和可能发生的错误，降低了开发成本，这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。课程心得更加了解融会贯通，还让我们温习了之前做的实验，对，参考文献殷庆纵技术及应用北京：清华大学出版社，李国洪技术与实验北京：机械工业出版社，唐红莲技术与实践北京：清华大学出版社，刘婷婷电子设计自动化()北京：北京师范大学出版社，课程设计成绩评定表成绩评定计数器模块该模块部分源程序如下器模块该模块部分源程序如下该模块部分源程序如下；该模块部分源程序如下SIGNALSHUJU:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPRO1:PROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENCNT6<=CNT6+1;CASECNT6ISWHEN0=>WEI<="000";SHUJU<=S1;WHEN1=>WEI<="001";SHUJU<=S2;WHEN2=>WEI<="010";SHUJU<=S3;WHEN3=>WEI<="011";SHUJU<=S4;WHEN4=>WEI<="100";SHUJU<=S5;WHEN5=>WEI<="101";SHUJU<=S6;CNT6<=0;WHENOTHERS=>NULL;ENDCASE;ENDIF;ENDPROCESS;PRO2:PROCESS(SHUJU)BEGINCASESHUJUISWHEN"0000"=>LED<="1111110";WHEN"0001"=>LED<="0110000";WHEN"0010"=>LED<="1101101";WHEN"0011"=>LED<="1111001";WHEN"0100"=>LED<=