计算机组原理第七章

计算机组原理第七章第一页，共十七页，编辑于2023年，星期五用过的外部设备（I/O）CPU怎样连接外部设备？Cpu怎么识别、控制外部设备？CPU与外部设备工作速率相差很大，如何提高I/O效率？第二页，共十七页，编辑于2023年，星期五第七章 输入输出系统(1)一、输入输出设备的编址方式 计算机要与输入输出设备交换信息，首先要解决的是外设的编址问题。依照存储器的编址方式，可给各个外设分配一个或多个端口地址。如何区分系统给出的地址是访问外设的地址，还是主存单元的地址呢？这就涉及到编址方式：统一编址方式（用同一机器指令访问存储器和外部设备）独立编址方式（用不同机器指令访问存储器和外部设备）二、总线结构总线是传送信息的通路，在计算机中使用的总线有三类：内部总线：计算机中某个部件内部传送信息的通路，如运算器内部寄存器与寄存器间、寄存器与ALU之间的通路；系统总线：计算机系统中各部件之间传送信息的通路，如CPU与主存之间，CPU与外设接口之间相互传送信息的通路；机间总线(多机总线)：计算机多机系统内部各计算机之间相互传送信息的通路；第三页，共十七页，编辑于2023年，星期五第七章 输入输出系统(2)总线控制方式（CPU与外设间的系统总线）系统总线有单总线和多总线之分。任何一条总线上总是连接有多个部件，而任何时候，总线上只能有一个发送者，一个或多个接收者，或者说一条总线在任何时候只能为两个部件传送信息。总线除了有传送信息的物理导线外，还必须有总线控制逻辑来完成总线判优、总线仲裁等控制功能。根据总线控制逻辑是集中在某个部件还是分散在多个部件中的特点，总线可分为集中式和分散式两种控制方式。以集中式总线控制方式为例，说明常用的三种总线仲裁方式：串行链式查询方式计数定时查询方式独立请求方式第四页，共十七页，编辑于2023年，星期五第七章 输入输出系统(3)总线通讯方式 共享总线的部件获得总线使用权后，相互通讯的方式通常有同步方式和异步方式。同步方式同步通讯方式是指通信双方由定宽、定距的时标控制总线上的数据传送。同步时标可由通信的一方发出，也可由各个部件中各自的时标发生器产生，但必须由同一的时标同步。同步通信适合总线较短、通信双方速率相等或比较接近的场合，数据传送速率较高。异步方式异步方式是指通信的双方按照各自的时钟频率工作，在进行数据通信之前，双方必须通过联络信号取得联系后方可进行正常通信。根据联络信号的相互关联可分为非互锁、半互锁和全互锁三种方式。三种方式的说明p215-216第五页，共十七页，编辑于2023年，星期五第七章 输入输出系统(4)总线信息传送方式串行传送方式并行传送方式分时传送总线接口串行接口并行接口接口的功能数据缓冲功能数据转换功能控制功能修改计数器和地址码功能数据装配和拆卸命令和状态信息的传送与CPU间取得联系第六页，共十七页，编辑于2023年，星期五第七章 输入输出系统(5)三、输入输出控制方式程序查询方式：最简单最直观的数据交换方式，CPU与外设串行工作，适于低速外设与主机交换信息；程序中断方式：CPU与外设可并行工作，CPU效率得以提高，适于主机与低速外设交换信息；DMA方式：由DMA控制器代替CPU完成I/O功能，适于存储器与高速外设间交换信息；通道控制方式：通道是特殊的处理机，能执行指令，但它与CPU共享系统中的主存储器，由通道指令构成的通道程序也存放在主存中。通过执行通道串行完成I/O操作。选择通道字节多路通道数组多路通道I/O处理机方式：有自己独立的存储器通道，通道与CPU并行工作程度更高。第七页，共十七页，编辑于2023年，星期五第七章 输入输出系统(6)四、DMA方式采用一般的输入输出方式，外设与主机交换信息是在CPU的控制之下。输出时，CPU从主存的指定一片存储空间中取出数据，通过接口传送到指定的输出设备中；输入时，CPU将从指定的输入设备接收数据并写入到主存的一片指定的空间中。这整个输入输出过程完全在CPU的控制之下。DMA方式是在外设和主存之间建立一条直接传送数据的通路，不需CPU的控制，待之以DMA控制器。DMA控制方式的操作过程当某台外设发出DMA请求时，由DMA控制器向CPU发出一个总线请求信号；CPU接收到这个请求后，会在当前指令的当前机器周期结束时响应这一请求，向DMA控制器回送一个总线认可信号，表示此时CPU已放弃总线使用权而将其赋予DMA控制器；DMA控制器进入主控状态接收系统总线使用权，在主存与外设间建立一条直接传送数据的通路，完成输入输出过程；数据传送完毕，CPU将收回总线控制权，DMA控制器重新回到从属状态。第八页，共十七页，编辑于2023年，星期五第七章 输入输出系统(7)五、通道方式通道是处理机，能执行指令，但它与CPU共享系统中的主存储器，由通道指令构成的通道程序也存放在主存中。为了与机器指令相区别，将通道指令称作通道命令字或通道控制字。通道是与CPU共享主存的特殊处理机。通道方式在大、中型计算机上广泛使用，采用通道方式构成四级连接的计算机系统。主机(CPU)通道i外设控制器j外部设备k第九页，共十七页，编辑于2023年，星期五第七章 输入输出系统(7)通道的功能接收CPU发来的输入输出指令。在采用通道结构的系统中，输入输出指令是“特权指令”，又称“管态指令”，不允许用户使用，只允许操作系统使用。通道根据输入输出指令的要求，与指定的外设取得联系，发出相应的命令；根据通道地址字给定的通道程序在主存中的首地址，逐条取出通道指令，执行它，向外设发出操作命令；根据通道指令给定的本次数据交换的主存首地址和字节计数值，为指定外设和主存间建立数据传送通路实现数据交换过程，并不断修改主存地址和计数值；待一批数据传送结束即结束计数值为0时向CPU发出结束中断请求；在数据传送过程中随时从外设取得当前状态信息形成通道状态字，CPU据之了解当前外设的状态与操作。通道分类选择通道：连接高速外设字节多路通道：连接低速外设数组多路通道：连接高速外设第十页，共十七页，编辑于2023年，星期五习 题例1、某微程序控制器中，采用水平型直接控制的微指令格式，断定方式。已知全机共有微命令20个，可判定的外部条件有4个，控制存储器容量为128×30（位）。 （1）设计出微指令具体格式 （2）画出该控制器结构框图控制字段条件测试微地址字段29 10976 0第十一页，共十七页，编辑于2023年，星期五答 案01127CM：128×30(位)微地址译码器微程序首地址(来自控制器)控制字段条件测试地址字段地址转移逻辑外部条件

C0C1 … C1929 109 76 0第十二页，共十七页，编辑于2023年，星期五习 题例2、某机字长32位，采用断定方式的微程序控制器，共有机器指令20条，20个微程序共包含50条微指令，微指令控制字段采用直接和编码控制相结合的水平型格式。已知共有40个微命令构成三个相斥类的微命令组，分别包含5个、8个和10个微命令，其它微命令采用直接控制方式，可判定的外部条件为4。 （1）设计出微指令具体格式 （2）控制存储器的容量是多少？ （3）画出该控制器结构框图(1)XXXXXXXXXXXXXX译码器译码器译码器

a0a5b0b8c0c10d0d16

3634333029262598650(2) 50×37（位）或

64×37（位）第十三页，共十七页，编辑于2023年，星期五期末考试一、填空1、某机字长32位，定点表示时，采用变形补码形式；浮点表示时，阶码占10位，尾数占22位(均采用变形补码)，定点表示整数时，它能表示的最小负数是（ ），其具体格式是（ ）；浮点表示时，它所能表示的最小正数是（ ）。-23011.00••••030个02-20×2-25625664182、某机字长64位，主存储器按字节编址，其容量为32K×64位，拟采用1K×4位的2114芯片构成128KB的RAM；采用容量为2K×8位的2716芯片构成128KB的ROM，则该系统应包含（ ）片2114芯片和（ ）片2716芯片。CPU访问该存储器时，应输出（ ）位地址码。3、计算机系统中，任何一条机器指令的执行过程都是一个（ ）序列的执行过程，对于采用混合控制方式的现代计算机来说，任何一条指令的第一个机器周期必须是（ ）机器周期。微操作取指令4、为加快主存储器的等效速度，可采用（ ）和（ ）两种方式。Cache并行主存系统第十四页，共十七页，编辑于2023年，星期五期末考试5、描述主存储器性能的主要指标是（ ）和（ ）；相联存储器是一种（ ）的存储器。速度按内容访问容量变形补码符号位的进位信号6、定点加减法运算中判溢出的方法，一是利用采用（ ）判溢出，二是利用（ ）判溢出。7、堆栈有硬堆栈与软堆栈之分，前者由（ ）构成，其主要优点是（ ），后者由（ ）构成，其主要优点是（ ）寄存器速度快8、采用扩展操作码的目的是（ ）。压缩操作码的平均长度存储器容量大9、中央处理器由（ ）和（ ）组成，而（ ）是全机的指挥中心。运算器控制器控制器第十五页，共十七页，编辑于2023年，星期五期末考试二、已知X=-0.11110000×2-010, Y=-0.00000001×2＋010

用变形补码求：X＋Y＝？X－Y＝？三、某机字长64位，共有180条机器指令，指令单字长，等长操作码，CPU内部设有100个64位长的通用寄存器，存储器按字节编址，指令中可采用10种不同的寻址方式。

1、设计出直接寻址的单操作数指令格式，并说明可直接寻址的最大存储空间；

2、设计出“寄存器－存储器”型双操作数指令格式，并说明可直接寻址的最大存储空间。四、某机字长32位，指令单字长，每个地址长度为10位，则三地址指令、二地址指令、一地址指令和无地址指令各最多有多少条？若要求三地址指令有4条，则其它类指令各有多少条？第十六页，共十七页，编辑于2023年，星期五期末考试五、某机字长16位，CPU系统总线中包含16条地址线(A15～A0)、8条数据线(D7～D0)和1条控制线(WE)，I/O端口与主存储器统一编址，256个I/O端口占用低端的256个地址。存储器按字节编址，目前使用的存储器总容量为16KB，拟采用4K×4(位)的RAM芯片构成，要求其地址范围为1000H～4FFFH。

(1)需要多少RAM芯片 (2)画出CPU与存储器和I/O端口的连接图六、某机字长