FM信号调制器的设计与实现

根底指标：实现FM信号产生，可配置载波和调制信号频率、调频频偏。载波频率范围：100kHz-20MHz，精度优于5%。音频〔调制信号〕频率范围：10Hz-10kHz，5%。调频频偏：10kHz-100kHz，步进1kHz，精度优于5%。增加指标：实现多种波形的调制信号二、方案设计及原理分析〔一〕原理分析把握字、调频频偏把握字。时域表达式：则K,是调制指数。从波形产生的角度，可以把公式分成两局部来设计，第一局部是调制信号产FMDDSDDSFMDDSFM硬件局部：1〔按键、开关等〕实现FMFPGAFM制信号作为参考3、数模转换器：将已经合成的波形数字量转化成模拟量。4、低通滤波器：滤除高频成分，恢复所要合成的波形。由于试验平台缺少数模转换器和低通滤波器，故本报告没有介绍这两个部分。软件局部：方案论证：系统设计方案：点是设计中无法充分考虑时序因素。，IP能优越。缺点是灵敏性低，不能任凭修改内部代码。时钟方案：方案一：全部模块共用同一时钟源，设计便利，不必考虑时钟选择问题。硬DDS方案二：DDS高频局部时钟源为系统时钟倍频得到，其他局部共用系统时终不满足时序约束。方案分析：需要输入的根本把握字有载波频率把握字和调制信号频率把握与否，而需要考虑整体性能，则系统设计选择方案二，而局部无IP核可实现的模DDSIP100MHzROMDDSIPROM，ROM可作为另一个DDSIP和的输入，DDSIP核的输出即为生成的FM信号。需要留意的100MHz20MHz，则当载波为最高时，DDSIPFMDDSIP200MHz，作FMDDS三、程序分析及设计3〔一〕倍频模块4ClockingWizardClockingWizardIP〔见图4〕。wireclk_200M;//定义输出已倍频时钟信号clk_wiz_0instance_name(.clk_in1(clk), //系统时钟接入.clk_out1(clk_200M), //输出已倍频时钟.reset(~cpu_resetn),//复位信号取反后与其连接.locked //locked);〔二〕内部调制信号模块DDSCompilerIP，PhaseWidth2810Hz5%16〔5〕。wire[31:0]mod_data_reg;wire[31:0]mod_ph_data;dds_moddds_mod_inst(.aclk(clk),//接入时钟信号.s_axis_config_tvalid(1”b1), //接高电平有效.s_axis_config_tdata({4”b0,mod_wave}),.m_axis_data_tvalid, //输出数据有效信号不接.m_axis_data_tdata(mod_data_reg), //输出3216.m_axis_phase_tvalid, //输出相位有效信号不接.m_axis_phase_tdata(mod_ph_data) //ROM，把握波形);〔三〕其他波形GeneratorIP816DDSIP〔6〕。配置界面wire [15:0]dout_tri;//定义rom输出信号blk_mem_gen_0rom_tria(.clka(clk), //接时钟信号.addra(mod_ph_data[27:20]), //8.douta(dout_tri) /ROM);进展码型变换，转换为有符号型三角波GeneratorIP816DDSIP〔7〕。wire[15:0]dout_squ;//rombrom_squrom_squa(.clka(clk), //接时钟信号.addra(mod_ph_data[27:20]), //8.douta(dout_squ) //ROM);〔四〕波形选择器reg[15:0]mod_data1;//定义存放器型调制信号always@(*)case(mod_wave_con)//当波形把握字为正弦波时输出正弦波sin_wave:mod_data1=mod_data_reg[15:0];//当波形把握字为三角波时输出三角波tri_wave:mod_data1=dout_tri_result;//当波形把握字为方波时输出方波square_wave:mod_data1=dout_squ_result;external_wave:mod_data1=external_mod;default:mod_data1=mod_data_reg[15:0];endcasewire [15:0]mod_data=mod_data1;//定义最终调制信号assignmodwave_out=mod_data;//作为输出端将调制信号输出〔五〕乘法器，A16，B1632〔89〕。89wire[31:0]f_offset_data;//定义乘法器输出信号mult_gen_0mult_a(.CLK(clk), //接入时钟信号.A(f_offset), //16.B(mod_data), //16.P(f_offset_data)//32);〔六〕加法器24器输出的32位信号的前16位相加，输出为输出24位FM信号把握字〔见图10〕。图10 界面c_addsub_0add_a(.A(car_wave), //24.B(f_offset_data[31:17]),