计算机专业基础综合计算机组成原理(多层次的存储器)模拟试卷

〔多层次的存储器〕模拟1(总分：68.00，做题时间：90一、单项选择题(总题数：13，分数：26.00)1A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的冲突√2.和外存储器相比，内存储器的特点是()。A.容量大，速度快，本钱低C.容量小，速度快，本钱高√D.容量小，速度快，本钱低某SRAM64K×16A.64，16B.16，64C.64，8D.16，16 256MB，假设按字编址，它的寻址范围是()。A.1MB.512KBC.64M√D.256KB4GB，假设按双字编址，它的寻址范围是()。A.4GB.0．5G√C.8GD.2GA.高速芯片B.两套相互独立的读写电路√C.流水技术D.型器件以下因素下，与cache的命中率无关的是()。A.主存的存取时间 √B.块的大小D.cache多体穿插存储器主要解决扩大容量问题C.主存都是由易失性的随机读写存储器构成的D.cache的功能全部由硬件实现√以下关于存储系统的描述中不正确的选项是。B.多级存储体系由cache、主存和虚拟存储器构成√C.cacheD.当cacheCPUCPU10.虚拟段页式存储治理方案的特点为()。A.空间铺张大、存储共享不易、存储保护简洁、不能动态连接B.空间铺张小、存储共享简洁、存储保护不易、不能动态连接C.空间铺张大、存储共享不易、存储保护简洁、能动态连接D.空间铺张小、存储共享简洁、存储保护简洁、能动态连接√11.承受虚拟存储器的主要目的是()。提高主存储器的存取速度扩大主存储器的存储空间，且能进展自动治理和调度√C.提高外存储器的存取速度D.扩大外存储器的存储空间A.程序员B.编译器C.装入程序D.操作系统 √以下有关存储器的描述中，正确的选项是()。A.在页式虚拟存储系统中，假设页面大小加倍，则缺页中断的次数会减半B.虚拟存储器的最大存储空间为主存空间容量和辅存空间容量之和C.内碎片指的是内存中的难以利用的小空闲分区，而外碎片指的是外存中的难以利用的小空闲分区D.交换技术利用了程序的局部性原理实现多任务并发环境中的存储治理√二、设计题(总题数：6，分数：12.00)512K×16Flash2M×32(1)数据存放器多少位?(2)地址存放器多少位?(3)共需要多少个这样的存储器件?(4)画出此存储器的组成框图。正确答案：(正确答案：(132(221(38FLASH。(4)存储3．14)片(8K×816K×16RAM2023H3．14)片(8K×816K×16RAM2023HRAM信号掌握端。CPUAA～A ，数据总线为D～D ，掌握信号为R／(读／写)，(当存储器进(1(2)将ROMRAMCPU3．16(a8K×3．16(b))：(1)组内地址用A～A ；(2)小组128(4)用128(4)用2：4(5)CPU的R／RAMR／=1R／=0ROM

各用两片8K×8位的芯片位并联连接，其中一片组成高8位，32：(1)该存储器能存储多少字节的信息?(2)假设存储器SRAM?(3)需要地址多少位作芯片选择?正确答案：(正确答案：(1222=4M，存储器容量=4M×32=16MB16M4M×32=4M×32÷(512K×16)=16(3)16成一个16MB的存储器，地址总线低20位可直接接到芯片的A 02：4

端，而地址总线高2位(A ，A19 20 2116K×8DRAM64K×32(1)画出该存储器组成的规律框图。(2)设0．5μs，CPU1μs的最大时间间隔是多少?对全部存储单元刷一遍所需的实际刷时间是多少?正确答案：(正确答案：(164K×321616K×8DRAM16143．202：4(2)依据条件，CPU1μs异步式刷方式比较合理。DRAM2ms。DRAM0．5μs16K×1DRAM128×128128异步式刷方式比较合理。DRAM2ms。DRAM324M32M，请提出一种可能方案。正确答案：(正确答案：可承受多体穿插存取方案，马上主存分成8个相互独立、容量一样的模块M ，M0127CPU127CPU3．22CPU访问8个存储模块，可承受两种方式：1964K×16SRAM分别为高、低有效字节的使能端。请用该芯片为32位微处8递。另一种方式是：在一个存取周期内分时访问每个体，即每经过1／8存取周期就访问一个模块。这1964K×16SRAM分别为高、低有效字节的使能端。请用该芯片为32位微处256K×323．2332CPU节选择，并不与存储器芯片相连。A

1 0信号为，则应将与数据总线低16位的芯片的相连，而信号为，则应将与数据总线低16位的芯片的相连，而16芯片的相连。因256K×32比特=1M字节=220字节，故需20位地线。其中A，A 实际用于字2171819器译码产生四个片选信号。)203．2203．2(a)(b)两个存储器芯片有什么一样和不同。506=64)，字长4位(4条数据线O I／O ～I／O指定)，均有访存使能信号(低电平有：(正确答案：一样：二个存储器芯片的存储容量都是64个字(6条地址线A～A 指定，即23 0 3 0(bRAMR／W，数据线是双向的(输入／输出)。)8：(1)该存储器能够存储多少字节的信息?(2)假设存4M×1RAM?(3)需要多少位作芯片选择?正确答案：(正确答案：(1224=16M=1677721616777216(216MB(84M816／4×8=32片。(3)假设用32片组成一个16M的存储器，地址总线的低22位可以直接连到芯片的A ～A 管0 21脚，而地址总线的高两位(A A 23 22与地址串联相结合的方式。)

需要通过2：4线译码器进展芯片选择。存储器组成方案为位并联1174321M×32：(1256K×32?(2)每个内存条共需多少片这样的芯片?(3)所构成的存储器需用多少片这样的芯片?正确答案：(正确答案：(1)1M=1024K1024／256=4(2217×4=128K(256／128)×(32／4)=16(34×16=6423DRAM128×1282ms128500ns。求其刷的开销(也即进展刷操作的时间所占的百分比)。正确答案：(正确答案：每刷一行需进展一次读操作和一次写操作，故每行的刷时间为500ns×2=1000ns=1μs2ms1281×128=128μs128μs／2ms×100％=6．4％)画图说明挨次方式和穿插方式的存储器模块化构造。正确答案：(正确答案：(13．7(a)32M

～M四个模块，每个模块8个字。访问地址按挨次安排给一个模块后，接着又按挨次为下0 3一个模块安排访问地址。存储器的32个字可由5241(23．7(b)324840，1，2，3M，M ，M 0 1 2

4，5，6，7M3

，M，M0 1

，M 模块。当存储器3行存取，大大提高了存储器带宽。)38行存取，大大提高了存储器带宽。)3264m=4，分别用挨次方式和穿插方式进展组织。存储周期T=200ns64τ=50ns。问挨次存储器和穿插存储器的带宽各是多少?：q=644=2564t

2

－7[s]t

=T+(m－1)τ=200+3×50=3．5×101

－7[s]则挨次存储器带宽为W 2

=32×102

7[位／s]W

=q／t1

=73×10

7[位／s])正确答案：(正确答案：cache的命中率r=T ／T =250ns／50ns=5cache—主存系统效率eCPUcache3800200cache正确答案：(正确答案：cache的命中率r=T ／T =250ns／50ns=5cache—主存系统效率emcmc平均访问时间T 为T=T／e=50／ns0．833=60ns)CPU

=H．Ta

+(1－H)Tc

可以看出，cacheCPUmcache—主存系统速度的缘由之一。命中率越高，平均访存时间就越catheeachecathecaehe容量、caehecacheCPUcache，从而提高命中率至关重要的。而扩大cachecachecache—主存系统的平均位价格上升。所以虽然提高命中率能提高平均访存速度，但提高命中率会受到多种因素的制约。)假设主存只有a，b，cacFIFO0，1，2，4，FIFOFIFO+LRU正确答案：(正确答案：求解表格如下所示。FIFOLRUa表中看出命中3次，从而使命中率提高到27．3％。)256MB，按字节编址。指令cachecache8cachecache64Bcache12，其伪代码如下所示：程序1：inta[256][256]：intsum_array1{inti，j，sum=0；for(i=0；i＜＜256；i++)for(j=0；j＜256；j++)程序2：inta[256][256]；intsum_array2{inti，j，sum=0；for(j=0；j＜256；j++)for(i=0；i＜256；i++)假定int32i，j，suma320(十进制数)。请答复以下问题，要求说明理由或给出计算过程。(1cachecache容量为多少?(2)数组元素a[0][31]和a[1][1]各自所在的主存块对应的cache(cache0)?(3)程序表中看出命中3次，从而使命中率提高到27．3％。)正确答案：(正确答案：(1)数据cache：4256(532(2)数组acachea[0][31]所在主存块映射到cache6a[1][1]所在主存块映射到cache5(3)i，j，suma193．752012。)所示。图中规律地址8644用十进制表示，经页表转换后，该规律地址的物理地址是多少?所示。图中规律地址8644用十进制表示，经页表转换后，该规律地址的物理地址是多少?4KB12(212=40968644228。由于规律地址和物理地址的页内地址局部是一样的，故可把页号与页内地址拼接，得到物理地址为10000001110010010000001110010033220。)2KB84等的段。问：(1)每个段最大的长度是多少?(2)此任务的最大规律地址空间有多大?：(182KB×8=16KB。(2)该任务有16KB×4=64KB。)设某系统承受页式虚拟存储治理，页表存放在主存中。(150ns，访问一次主存需用多少时间?(2)假设增加TLBTLB75％的页表访问命中TLB，内存的有效访问时间是多少?正确答案：(正确答案：(1)假设页表存放在主存中，则要实现一次页面访问需两次访问主存：一次是访问页表，确定所存取页面的物理地址；其次次才依据该地址存取页面数据。故访问一次主存的时间为50×2=100(ns)(2)75％×50+(1－75％)×2×50=62．5(ns))100115、228、120、88、446、102、321、432、260、1670300FIFOLRUFIFO50、1、2。按LRU62、0、1、3。)1K务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空2

20位，设快表用CAM存储器构成，行数为22，快表的地址是经过散列技术形成的。为削减散列冲突，