外部存储器接口

关于外部存储器接口第1页，讲稿共40页，2023年5月2日，星期三6.1接口信号与控制寄存器EMIF(ExternalMemoryInterface)外部存储器接口为DSP芯片与众多外部设备之间提供一种连接方式，EMIF最常见的用途就是同时连接FLASH和SDRAM。EMIF性能优良，跟外部SDRAM和异步器件连接时，具有很大的方便性和灵活性。根据DSP器件的不同，EMIF数据总线可以是32位、16位或8位。第2页，讲稿共40页，2023年5月2日，星期三6.1EMIF接口信号

主要特点是：

系统需要为C67x提供一个外部时钟。该外部时钟由ECLKIN输入后会产生EMIF接口的时钟信号ECLKOUT。SBSRAM接口、SDRAM接口和异步接口的信号合并复用。由于不需要进行后台刷新，系统中允许同时具有这3种类型的存储器。CE1空间支持所有的3种存储器接口。同步存储器接口提供4字突发访问模式。SDRAM接口更灵活，支持更广泛的SDRAM配置。第3页，讲稿共40页，2023年5月2日，星期三EMIF接口地址

虽然C6000提供32位地址寻址能力，但是经EMIF直接输出的地址信号只有EA[21:2]。一般情况下，EA2信号对应逻辑地址A2，但这并不意味着DSP访问外存时只能进行字(32bit)或双字(64bit)的存取。实际上内部32位地址的最低2～3位经译码后由BEx输出，是能够控制字节访问的。某些情况下，EA2还可能对应最低位逻辑地址A1或A0第4页，讲稿共40页，2023年5月2日，星期三EMIF接口宽度与字节定位C67x的EMIF可以访问8/16/32位宽度的存储器，支持little-endian和big-endian模式。最低位逻辑地址规定由EA管脚输出，EMIF内部会自动根据访问数据的字长，将逻辑地址作移位调整输出。第5页，讲稿共40页，2023年5月2日，星期三EMIF控制寄存器EMIF接口由一组存储器映射的寄存器进行控制与维护，包括配置各个空间的存储器类型和设置读写时序等。GBLCTL寄存器完成对整个片外存储空间的公共参数的设置，CExCTL寄存器分别控制相应存储空间的存储器类型和接口时序，另外3个SDRAM寄存器负责控制所有属于SDRAM空间的存储接口情况第6页，讲稿共40页，2023年5月2日，星期三GBLCTL寄存器第7页，讲稿共40页，2023年5月2日，星期三CExCTL寄存器第8页，讲稿共40页，2023年5月2日，星期三SDCTL寄存器第9页，讲稿共40页，2023年5月2日，星期三SDTIM寄存器第10页，讲稿共40页，2023年5月2日，星期三SDEXT寄存器第11页，讲稿共40页，2023年5月2日，星期三SRAM是StaticRandomAccessMemory的缩写，中文含义为静态随机访问存储器，它是一种类型的半导体存储器。“静态”是指只要不掉电，存储在SRAM中的数据就不会丢失。这一点与DRAM不同，DRAM需要进行周期性的刷新操作。同时，我们不应将SRAM与只读存储器(ROM)和FlashMemory相混淆，因为SRAM是一种易失性存储器，它只有在电源保持连续供应的情况下才能够保持数据。“随机访问”是指存储器的内容可以任意顺序访问，而不管前一次访问的是哪一个位置。

DRAM是DynamicRAM的缩写，中文含义为动态随机存取存储器，需要不断的刷新，才能保存数据。而且是行列地址复用的，许多都有页模式。SDRAM：SynchronousDRAM，即数据的读写需要时钟来同步。一个是静态的，一个是动态的，静态的是用的双稳态触发器来保存信息，而动态的是用电子，要不时的刷新来保持。DRAM容量大，SRAM容量小6.2SDRAM接口设计第12页，讲稿共40页，2023年5月2日，星期三SDRAM的结构第13页，讲稿共40页，2023年5月2日，星期三接口信号与SDRAM配置对SDRAM的读写，需要依次分别给出行地址(row)和列地址(column)

第14页，讲稿共40页，2023年5月2日，星期三SDRAM的控制EMIF所支持的SDRAM控制命令第15页，讲稿共40页，2023年5月2日，星期三ACTV命令ACTV命令的作用是激活存储器中的相关页，以尽量降低后续访问的延迟。每次读/写SDRAM中新的一行之前，EMIF会自动发出ACTV命令。第16页，讲稿共40页，2023年5月2日，星期三READ读命令对SDRAM的突发访问，读取3个数据第17页，讲稿共40页，2023年5月2日，星期三WRT写命令对SDRAM写3个数据

第18页，讲稿共40页，2023年5月2日，星期三EMIF与SDRAM的接口时序由SDCTL、SDTIM和SDEXT寄存器控制，如何设置上述时间参数，需要用户去查看具体SDRAM芯片的器件手册接口时序的设计第19页，讲稿共40页，2023年5月2日，星期三接口时序的设计第20页，讲稿共40页，2023年5月2日，星期三外部存储器读写示例程序类型：汇编程序直接寄存器操作的C语言程序基于CSL的C语言程序基于DSP/BIOS的C语言程序SDRAM读写示例示例0601第21页，讲稿共40页，2023年5月2日，星期三6.3异步接口设计EMIF异步接口提供了4个控制信号，这4个控制信号可以通过不同的组合实现与不同类型异步器件的无缝接口(gluelessinterface)。第22页，讲稿共40页，2023年5月2日，星期三EMIF异步读时序建立时间：从存储器访问周期开始(片选、地址有效)到读/写选通有效之前触发时间：读/写选通信号从有效到无效保持时间：从读/写信号无效到该访问周期结束第23页，讲稿共40页，2023年5月2日，星期三EMIF异步写时序第24页，讲稿共40页，2023年5月2日，星期三EMIF异步读时序表中RS为读建立时间，RST为读触发时间，RH为读保持时间，WS为写建立时间，WST为写触发时间，WH为写保持时间，E为ECLKOUT周期第25页，讲稿共40页，2023年5月2日，星期三CE1CTL控制寄存器第26页，讲稿共40页，2023年5月2日，星期三FLASH的读时序第27页，讲稿共40页，2023年5月2日，星期三FLASH的读时序数据是在Strobe阶段结束，ARE信号变高之前的时钟上升沿处被DSP读取，因此可以得出读操作中CE1空间控制寄存器有关参数设定的3个限制条件，设EMIF时钟频率为100MHz，得时钟周期E为10ns，则计算如下：Setup+Strobe≥(tacc(f)+tsu+tdmax)/E=(90+6.5+7)/10=10.3Setup+Strobe+Hold≥trc(f)/E=90/10=9Hold≥(th-toh(f))/E=(1-0)/10=0.1一般Setup可取1，这样由第1个条件便可以得出Strobe的值为10；再由第2和第3个条件得到Hold的值为1。第28页，讲稿共40页，2023年5月2日，星期三FLASH的写时序第29页，讲稿共40页，2023年5月2日，星期三FLASH的写时序第30页，讲稿共40页，2023年5月2日，星期三FLASH的写时序对于写操作，Setup、Strobe和Hold这3个参数可以依照下面的条件来确定：Strobe≥twp(f)/E=35/10=3.5Setup＋Strobe≥twph(f)/E=30/10=3Setup+Strobe+Hold≥twc(f)/E=90/10=9Setup值和Hold值均取1，则Strobe的值为7因此得到CE1CTL控制寄存器各字段的值，MTYPE设为2对应32位异步接口。RDSETUP=1 WRSETUP=1RDSTRB=10 WRSTRB=7RDHLD=1 WRHLD=1第31页，讲稿共40页，2023年5月2日，星期三泰克混合示波器MSO4104

Tektronix第32页，讲稿共40页，2023年5月2日，星期三CE1写时序EMIF=50MHz

CE1CTL=0x21228422第33页，讲稿共40页，2023年5月2日，星期三CE1写时序EMIF=50MHz

CE1CTL=0x21228422第34页，讲稿共40页，2023年5月2日，星期三Flash编程命令字及顺序第35页，讲稿共40页，2023年5月2日，星期三FLASH读写流程FLASH擦除流程FLASH写入流程第36页，讲稿共40页，2023年5月2日，星期三FLASH操作等待流程FLASH芯片提供了2种方法来检测是否完成擦除和写数据等编程操作：数据轮询位(DQ7)和数据切换位(DQ6)。当芯片处于内部编程操作时，读DQ7会返回’0’，读DQ6的返回值在’0’和’1’之间切换；当内部编程操作完成后，读DQ7就会返回’1’，DQ6停止切换。因此需要在编程操作的程序中插入2次读操作，如果2次读的结果都是有效数据，才说明器件完成了编程操作。第37页，讲稿共40页，2023年5月2日，星期三Flash接口配置举例FLASH映射到CE1存储空间，地址范围0x90000000～0x9FFFFFFF。选择16位数据总线时，Flash的BYT