hslogic-matlab代做DAC代码设计说明

代码设计说明一、设计要求题目：射频DAC用于任意波形产生的研究(Veri1ogQII)现在新的具有混频器模式的射频DAC可以在第二和第三奈奎斯特频率区产生RF信号，这样的好处是免去了模拟的IQ上变频部分。这样的任意波形产生可以用于许多领域，但是其原理、基带信号的产生方法以及所达到的性能都与传统的DAC不同，因此研究上述内容有较深的理论意义和很强的应用前曷。步骤：1.设计一个FPGA正弦，线性调频，编码.那3中信号在经过一个1VDS.在经过一个RFD/ARFD/A用matlab模拟出来备注：FPGA输出时加上滤波指标：中频信号的中频频率0.5Fs=1.25Ghz结果图类似：二、设计说明与仿真分析2.1正弦信号的设计MATIAB运行得到如下的波形:如下的文件：dds.ItifGuag1eDocument52KB这个文件就是需要在QuartuS中使用ROM进行调用的。并将这个mif文件的属性改为只读。在ROM中对该文件进行调用:∣*C∣∣T⅞ι⅞r4Tllv<-TbBu»c«f^^(>><«3∙fTXl×l⅛⅛ROM；I-PORTCnzrtwtflyHIKtM⅛∏⅜i;5eCtheSUXthUrηt⅛c>.deptht0,*⅛ts⅛Λt⅛rr⅛^⅛γHechtmMWhaEdbʤngRn⅝⅞h⅝dVWid>mlikBt∂u⅞e*L^ddðdkLMWP4f旗，InPlJrWoutoUfdDd⅞sHcwvw⅛⅛boddthe域OUtfMLbUIbenHo**m∣nyt6⅜K2*OfmemoryT[GlnMlI[_*⅛κ⅛I["⅞⅛>[I完成如下配置后，编写代码（代码这里不给出），进行仿真，仿真结果如下所示:2.3编码信号本工程在7JenCoder文件夹中。现实中的编码方式非常多，这里我们选择一种较为典型的编码方式卷积编码进行研究。对应代码为JuanJi.v基本原理如下所示：卷积码为（2,1,7）标准卷积码，约束长度为7比特，码生成矢量G1=I111oO1,G2=1O11O11（G2反相后输出），该码型共有64个状态。（2,1,7）卷积码的编码结构图如图1所示，该编码器中的寄存器的初值全为0,,输入1比特，根据生成多项式进行运算后，得到2比特的输出，输出后移位寄存器向右移位一次，并重复编码过程。图1（2,b7）卷积码编码器结构图♦其仿真结果如下所示：nameelkresetdinframsynioutqoutVaI20.9ns_rwJmnnnnnnnnnnnnnnnjUmnnnnnnnnCJiru∏ii III ΓL I：.L-Γ-i-mmm Uinn 一一—j- 11 ιπ iiuu π-^1^^IlnJ I I'IIllI∣^—_r1VDS的代码在 JD-IVDS这个文件夹下。1VDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。1VDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。1VDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的1VDS技术规范有两个标准：一个是T1VE1A（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA-644标准，另一个是IEEE1596.3标准。这里，1VDS主要是用于在实际硬件的时候，需要1VDS高速接口将数据发送到ADC中，但是这里，我们暂时使用MATIAB进行验证，故