uglogos系列fpga高速串行收发器hsst用户指南

一、HSST总体介 二、HSST接口说 三、HSST功能描 HSST时钟结 PLL功 TxBridgeReg模 TxBridgeunit模 Txgear模 8b10bEncoder模 TxBitSlip模 TxDriveReg模 RxSampleReg模 8b10bDecoder模 CTC模 Rxgear模 RxBridgeunit模 RxBridgeReg模 PRBSChecker模 LEQ模 CDR模 RxDigital模 PCS近端环 PMA近端并行环 PMA近端串行环 PMA远端并行环 PCS远端环 四、HSST的上电复位序 五、HSST寄存器说 PCS通道配置寄存器说 PMARX部 PMATX部 六、免责..............................................................................................................................................................................图图1：HSST的结构示意 图2：PCSTransmitter和Receiver结构示意 图3：PMATransmitter功能示意 图4：PMAReceiver功能示意 图5：参考时钟源选择的结构示意 图6：参考时钟输入电 图7：发送通路的时钟结构示意 图8：接收LANE的时钟结构示意 图9：PLL结构示意 图10：TxBitSlip模块0~19bitslip功能示意 图11：TxBitSlip模块0~9bitslip功能示意 图12：Tx输出级电路架构 图13：发送端负载检测原理 图14：发送端负载检测时序 图15：WordAlignment功能介 图16：通道绑定功能示意 图17：CTC内部FIFO示意 图18：SKIPdelete时序示意 图19：SKIPadd时序示意 图20：Rx接收端结构 图21：HSST环回模式数据通路总 图22：PCS近端环回数据通路示意 图24：PMA近端串行环回数据通路示意 图25：PMA远端并行环回数据通路示意 图26：PCS远端环回数据通路示意 图27：PLL上电复位时序 图28：发送方向上电复位时序 图30：接收方向上电复位时序 图31：接收方向动态切换同步时序 表 表14：PRBSChecker 表17：PLL配置寄存器描述：pma_pll_reg0,偏移地址 数据通道支持8bitonly,10bitonly,8b10b8bit,16bitonly,20bitonly,8b10b16bit,32bitonly,40bitonly,8b10b32bit,64b66b/64b67b16bit,64b66b/64b67b32bit模式可灵活配置的PCS，可支持PCIExpressGEN1,PCIExpressGEN2,XAUI,千兆以太网,CPRI,SRIO等LANEPG50H每个HSST由两个PLL和四个收发LANE组成，其中每个LANE又包括四个组件：PCSTransmitter，PMATransmitter，PCSReceiver，PMAReceiver。PCSTransmitter和PMATransmitter组成发送通路，PCSReceiver和PMAReceiver组成接收通路。HSST的结构示意图如图1所示：PMATransmitterPCSPMATransmitterPCSLANEPCSPMATransmitterPCSLANEPCSPMAPCSPCSLANEPMATransmitterPCSLANEPCS 提供时钟，PLLVCO2.125GHz~3.1875GHz PCS PCSFarLoop2：PCSTransmitterReceiverTxBridgeRegFabricPCSTransmitter8b10bEncoderIEEE802.31000BASE-Xspecification8b10bTxBitSlip模块:PRBSGenerator模块:PRBSTxDriveReg模块:PCSTransmitterPMATransmitter8bitonly,10bitonly,8b10b8bit8b10b编码,10bits16bitonly20bitonly8b10b16bit,32bitonly,40bitonly,8b10b32bit,64b66b/64b67b16bit,64b66b/64b67b32bit（注：这里的位以降低对Fabric内部逻辑的时序要求。数据位宽为32bitonly,40bitonly8b10b32bit以及64b66b/64b67b32bit时，PCSTransmitterPMATransmitter16bits20bits。RxSampleRegPMAReceiverPCSReceiver8b10bDecoderIEEE802.31000BASE-XSpecification8b10bChannelBondingRxBridgeRegPCSReceiverFabricTxPMAWordAlignment，8b10bDecoder，ChannelBonding，CTC，RxgearRxBridgeunit模块用户可BypassHSSTFabric之间的接口数据位宽，支持的位宽模式包括8bitonly,10bitonly,8b10b8bit(采用8b10b编码,前数据有64b66b/64b67b32bit32bitonly40bitonly,8b10b32bitTxPMATxDigitalPCSTransmitterPMATransmitterPMAPRBSPMA LXALOStoPMA LXALOStoToRxDigital4：PMAReceiver

成，是P_RX_CLK_FR_CORE2成，是P_TX_CLK_FR_CORE2LANECLK对齐动态状态输出，01接收侧的CLK发送侧的CLK对PCSTransmitter进行复位，1:复位；0:对PCSReceiver进行复位，1:复位；0:通道电源关闭，包括:RXLANETXLane复位，包括:RXLANE和TX接收通道电源关闭，包括:RXPMARX对PMAReceiver对PMATransmitterTXLANEpowerdown，包括:TXPMATXTXbeacon使能信号1:使能；0:1’b0:满摆幅(默认值)；1’b1:Transmitter输出摆幅的DAC来源选择。默认值3’b0003’b000:摆幅来源寄存器3’b001:摆幅来源寄存器3’b011:摆幅来源寄存器2’b00:线速率是PLL1/4倍2’b01:线速率和PLL2’b10:线速率和PLL时钟频率相等2’b11:线速率是PLL2bit[2TXPCSTXPMA3’bX00:8bit;bit[2为RXCLKSlip控制信号，为异步信号，0->1的一次上升沿，PMARX的解串器模块的数据slip一个1:字节对齐成功;0:slipindicationtorxgearboxwith64b66b/67b模式，边沿2’b00:线速率是PLL2’b01:线速率是PLL2’b10:线速率和PLL时钟频率相等2’b11:线速率是PLL2倍.bit[2]:保留，接固定值0RxPMARXPCS3’bX00:8bit;bit[2]Rx输入高阻控制信号，0:不高阻；1:复位后所有寄存器恢复到ParameterFabric的PLL);(一)HSSTHSST支持PLL0、PLL1和LANETX，RX参考时钟的灵活选择：每个HSST都有两对的差P_REFCK0P/P_REFCK0NP_REFCK1P/P_REFCK1N。PLL也可以选择来自P_P0_RE_CKP_PL1_RE_CK(abric专用时钟输入管脚P_REFCK0P/P_REFCK0N和P_REFCK1P/P_REFCK1N也可以通过端口LANELANELANELANEPLL环路。

TxBitPRBS7HSSTPLL0PLL1PLL0PLL1LANE，生每个LANE的TX_HALF_SER_CLK，线速率是TX_HALF_SER_CLK频率的2倍频。这里TX_HALF_SER_CLK的频率由PLL输出频率经过RATE_SLE分频得到的。PCS_TCLKDataRate较高的时候，可以降低至PCS_TCLK频率的一半。时钟输入P_TX_CLK_FR_CORE是Fabric反馈的发送时钟，P_TX_CLK2_FR_CORE是P_TX_CLK_FR_CORE的二倍频时钟，相位对齐，P_TX_CLK_FR_COREP_TX_CLK2_FR_COREPCSrefclkFabricPLL生成。PRBSWordPRBSWordPRBSWordPRBSWord这里的MCB_RCLK来自BondingMaster的PMA_RCLK4个通道绑定时来自LANE0的PMA_RCLK；2个通道绑定时来自LANE0LANE2PMA_RCLK。它的频率和PMA_RCLK一致；在DataRate较高的时候，可以降低P_RCLK2FABRIC的频率为PMA_RCLK的一半。

9：PLL（PFDChargFilter，VCO2.125GHz~3.1875GHz之间。PLLFreqrefclk频率，输入分频系数Refclkdiv2以及反馈分频系数FbdivaFbdivb决定，其计算方法为：F refclkFbdivFbd Refclkdiv(三PCSTransmitterTxBridgeRegFabricHSSTLANE46bits发送数据，其定义根据不同数据位宽模式不同，详见表8：P_TDATA_x[7]]]1表示TXDIEEE802.31000BASE-XSpecification8b10bSpecialCode-0表示TXDIEEE802.31000BASE-XSpecification8b10bDataCode-2'b00:I2I12'b10:8b10b2'b11:8b10bPCIExpresselectrical_idle指示，包括PCIe_E1_H和TxBridgeunitTxgearTxgearTx64b66b64b67bPCSFabric接口的两种数据位宽模式：64b66b_16b和64b66b_32bit。PhysicalCodingSublayer(PCS)。TxBitSlip性，SlipBit数通过ParameterPCS_TX_BIT_SLIP_CYCLES设置。TxBitSlip的Slip20bitonly,8b10b16bit,40bitonlyTxBit{DATA_2[180],{DATA_2[180],10：TxBitSlip0~19bitslip10bitonly8b10b8bitTxBitSlip0~9bitslip11TxBitSlip{DATA_2[80],{DATA_2[80],PRBSGenerator

11：TxBitSlip0~9bitslipPRBSGenerator模块负责产生多种特征码流，常用于PMA测试；用户可以通过Parameter20bitonly模式。20bit120bit0 输出 pliancePattern;即序列20'b001111_1010_101010_1010和序PCSParameterPCS_TX_INSERT_ER在产生的测试码流中插入错误码，PCS_TX_INSERT_ER对应寄存器从01的一次跳变产生1bit的错误码。TxDriveRegPCSTransmitterPMATransmitter的数据桥接，确保接口时序。TxDriveReg模块可以序反转时，从PCSTransmitterPMATransmitter的发送数据按bit顺序反转，即：有效数据为10bits时，比特序反转后数据为data_out[9:0]={data_in[0],data_in[1]…,data_in[9]}TxDigitalPRBSSerializerPCSPMA之间的并行数据位宽，属于HSST内部数据位宽。Tx并行数据有效位宽由寄存器PMA_REG_TX_BUSWIDTH控制，它们的对应关系为：++PCIExpressReceiverDetectTxTx驱动级的偏置电流，经过一段时间后，Tx的输Rx(五)PCSReceiverRxSampleRegRxSampleRegPCS_RX_POLARITY_INV[0]实现接收串行数据的极有效数据为10bits时，比特序反转后数据为data_out[9:0]={data_in[0],data_in[1]…,data_in[9]}发送端一致的边界（见图中AfterWordAlignment齐模式。用户逻辑通过Parameter MA_DET_MODE来选择字节对齐模式。 用来指定Comma检测的Pattern。例如，针对8b10b的SpecialDataGroup中的K28.5，可以设MA_REG0/1为10'b0101_1111_00和10'b1010_0000_11。 被用来MaskParameter 数据在检测到指定Comma后，会自动完成字节边界调整。RXCLKSlip的字节对齐模式下，字节边界调整的功能在PMADeserializer中实现的。整。HSSTLinkStateMachineLinkStateMachineLinkStateMachine包括：1GbEthernetLinkStateMachine(802.3“Figure36–9—Synchronizationstate10GbEthernetLinkStateMachine(802.3“Figure48–7—PCSsynchronizationstateRapidIOInterconnectSpecificationPart6(Figure4-15.LaneAlignmentStateParameterPCS_ALIGN_MODEComma检测的字节对P_PCS_LSM_SYNCEDLinkStateMachine，用户逻辑可以自定义LinkStateMachine，通过端口P_PCS_WORD_ALIGN_EN来使能字节重对齐。PhysicalCodingSublayerPCS)ChannelBonding模块的主要功能为按照预定的模式实现多通道之间的字节对齐功能。多通道数齐的功能，使其恢复到和发送端一致的边界（见图中AfterChannelBonding。可以满足所支持的协议要求。其中两个通道绑定时，只支持Channel0Channel1之间的绑定，或Channel2和Channel3之间的绑定。通道绑定的绑定往往需要一个状态机来控制，以避免因线路误码产生错误绑定调整。HSST中支BondingStateMachineBondingStateMachineBondingStateMachine10GbXAUIChannelBondingStateMachine（“Figure48–8—PCSdeskewstateRapidIOChannelBondingStateMachineFigure4-15LaneAlignmentStateHSST将自动完成通道绑定的相关功能，绑定的结果通过BondingMasterChannel（两个通道绑定的控制状态机，并通过端口P_PCS_MCB_EXT_EN来使能绑定过程。CTC（ClockToleranceCompensation）模块的功能是按照预定的模式补偿远端时钟和本地时钟的100ppmPMA_RCLKCDR模块中已同步到远端的发送时钟；FIFOAFTER_CTC_RCLK，它来 CTCFIFO之前丢弃部分特定字符（或字符序列FIFO的溢出。这里的特定字符（或字符序列）被称为SKIP。如图18所示： 18：SKIPdelete当写时钟比读时钟慢时，FIFOALMOST_EMPTY将置高。此时CTC将在读到特定字符（或字符序列）之后，暂停FIFO的，改为自动插SKIP字符，从而避免FIFO的读空。如图19所示： 19：SKIPaddPCS_CTC_MODE选择：符为2个字节；除后面的SKIP；4SK（PCIE_4BYTES01PCS_SKIP_REG3SKIP序列的最后一个字节作插入或删除操作，但只插入/删除SKIP字符中的最后一个字节；FullParameterPCS_CTC_AFULL5'd20AlmostEmptyParameterPCS_CTC_AEMPTY设置，默认设置为5'd12。SKIP字符，关于/C/和/I2/IEEEStd802.336.2PhysicalCodingSublayer(PCS)。Rxgear两种数据位宽模式：64b66b_16b和64b66b_32bit。RxBridgeunitRxBridgeRegP_RDATA_x[46[40[37[29[18[15[71表示RXDIEEE802.31000BASE-XSpecification8b10bSpecialCode-0表示RXDIEEE802.31000BASE-XSpecification8b10bDataCode-用于PCIExpressPHYInterfacePIPE)接口的接收状态编码3'b000:Normal3'b011:PCIe4byte模式，连续删除3'b100:RxBridgeFIFO溢出3'b101:CTCFIFO溢出3'b110:CTCFIFO3'b111:RxBridgeFIFOUnder14：PRBSCheckerPRBSChecker检测到的错误计数可以通过读配置寄存器 T获取，用户逻辑可以通过寄存器PCS T_CLR清除错误计数器。(六PMAReceiver结构如图20所示LEQ

20：Rx6.6Gb/s15dB左右(在奈奎斯特频点)CDR的主要作用是从数据中恢复出时钟信息，从而恢复出正确的数据。RxCDR基于相位内PIDEMUXCDR状态机进行处理。CDR状态机经LOSDetectDeserializerPMA20bitsRxDigital，这行数据有效位宽由ParameterPMA_REG_RX_BUSWIDTH控制，它们的对应关系为：此外，Deserializer模块还支持RxCLKSlip功能以保证固定的接收延时。电路中通过寄存器PMA_REG_RXPCLK_SLIPPMA_REG_RXPCLK_SLIP信号的一个上升沿来临，PMA的并行输出时钟PMA_RCLK会延时一个UI，如果需要延时多个UI，则需要bitN-1UI)。PMA_REG_RXPCLK_SLIP20个UI才能保证电路的正确响应。RxDigitalPRBSSignaldetect、OOBdetect(七loopbackPMAPCSTransmitDriverTxPMAPCSTransmitDriverTxBitPRBSGenerator ①Front-endLEQCDRPMAWordAlignment8b10bCTCgearBridgePRBSCheckerDecoderunitPCSPCS PMATransmitTransmitDigitalSerializerEmphasis④⑤DigitalDeserializerCDRLEQFront-RxSamplePMAPCS(PRBSTxDigital(PRBS⑤:PCS远端环回④:PMA远端并行环 PCS PCSDigital模块后，环回到PMARxDigital模块，最后环回给PCS，其数据通路如下图所示。PMA

From

To PMAPMAPMAPCSTransmitter的并行数据，经过并串转LLPMARxDigitalPMATxDigitalPMA环回输出，其数据通路如

PMA

From

ToPMA PCSFarLoop PCSFarLoop PCS27：PLLP_PLL_RST1.5msP_PLL_READY变为高电平，则PLL相位锁定。

Pma_txpclk=reference

40usP_ANE_PD平，并且P_PLL_READY应当为高电平（即PLL锁定。P_TX_LANE_PD变低电平之后，P_TX_PMA_RST_N1us以上，再释放（即从低电平P_TX_PMA_RST_N变高电平之后，P_PCS_TX_RST0.5us以上，再释放（即从高电平序控制时，PCIe_E1_HPCIe_E1_L都产生同样的PCIe_EI控制时序。

发送方向通过改变P_TX_RATE实现动态速率切换时，PLLpma_rxpclklockedtopma_rxpclklockedtoreference40usP_ANE_P需要变为高电平，并且P_PLL_READY应当为高电平（即PLL锁定。有效数据到来之后，CDR开始进入锁定过程，当检测到P_RX_READY变为高电平，表示CDRCDR会自动被复位，P_RX_READY变为低电平。当有效数据再次到来之后，CDR重新进入锁定过程。有效数据到来之后，P_RX_READY10us以上，P_PCS_RX_RST再接收方向通过改变P_RX_RATE实现动态速率切换同步时序图如下图所示。

接收方向通过改变P_RX_RATE实现动态速率切换时，涉及到CDR重新锁定，所以APBHSST8比特，总PCSPCSPCSPCS对应Parameter7lane_sync01。651'b0:PLL1'b1:PLL锁定。41'b1:PLLready31'b0:1'b1:不复位。21'b1:PLL复位由寄存器控制。101'b1:PLL电源关闭由寄存器控制。对应ParameterR5431'b0:1'b1:不复位。211'b0:rescal码不来自1'b1:rescal码来自PMA。0对应ParameterR01'b1:rescal_i_tune<4:0>=reg_rescal_i_offset<4:0>,对应Parameter761’b0:rescal_onchip_smallisusedIfrescal_i_code对应ParameterR1refclkacjtagmodeenablerefclkacjtag模式使能寄存器。01’b0:refclkjtag不使能1’b1:refclkjtag使能。对应Parameter71’b0:pll不锁定状态保持:61’b0:pll锁定状态保持:51’b0:PLL未锁定1’b1:PLL锁定。41’b0:pll_locked由实际锁定信号控制1’b1:pll_lockreg_pll_locked31’b0:pll锁定检测保持复位1’b1:pll锁定检测正常。21’b0:pll_lockdet11’b0:pll锁定检测去使能1’b1:pll锁定检测使能。01’b0:pll由实际信号控制1’b1:pll_lockdet_en忽略。对应Parameter7R3’b000:3’b001:3’b010:3’b011:3’b100:3’b101:3’b110:3’b000:3’b001:3’b010:3’b011:3’b100:3’b101:3’b110:3’b111:2^16。01’b1:nofbclk_sticky状态清除。对应Parameter2’b00:2’b01:2’b10::3’b000:3’b001:3’b010:3’b011:3’b100:3’b101:3’b110:Registervalueoflockdetectionthresholdfordifferencebetweenref_clk&fb_clk3’b000:3’b001:3’b010:3’b011:3’b100:3’b101:3’b110:对应Parameter00000:00001:00010:00011:vc_cap(ring:1,lc:1/2)00100:biasp_test(ring:1,lc:1/2)00101:biasp_fb_test(ring:1,lc:1/2)00110:vc_dummy(ring:1,lc:1/2)00111:lcvco_amp01000:01001:rnposab01010:rnposab01011:rpposab01100:rpposab01101:rhrpo01110:rhrpo01111:10000:10001:10010:10011::21’b0:refclk接到测试端口不使能1’b1:refclk接到测试端口使能。11’b0:feedbackclk接到测试端口不使能01’b0:VCO不关闭电源1’b1:VCO关闭电源。对应Parameter71’b0:bgr打开1’b1:bgr关闭。61’b0:bandgap未启动1’b1:bandgap已启动。51’b0:bandgap启动电路去使能1’b1:bandgap启动电路使能。4FSM测试信号选择2’b00:test_fsm=pll_ready2’b01:test_fsm=rescal_en:10对应ParameterR51’b0:PFD/QP在复位41’b0:reset_n_pfdqp由状态机控制2’b00:1/22’b01:2’b10:1/4。11'b0:1/4；1'b1:1/5。0对应ParameterR4 不使能 使能。对应ParameterR11000:400uAx1.6k=640mV(ring对应Parameter0010:0010:对应Parameter7R2’b00:2’b01:2’b10::0对应Parameter71’b1:通道同步使能选择寄存器reg_lane_sync_en。62’b00:txpclk0;2’b01:txpclk1;2’b10:对应Parameter对应Parameter对应Parameter71'b0:PLL1'b1:PLL未锁定。61'b1:pll_unlock由寄存器控制。51'b0:对应于参数值1'b1:对应于参数值"TRUE"。41'b1:refclkisfromdigital。2’b01:refclkHSST的另一个PLL2’b10:refclk来自相邻HSST的焊盘.2’b11:。Default:2’b00对应Parameter31’b0:rescal1’b1:rescal使能。2101'b0:对应ParameterR51'b0:32refclk1'b1:64refclk周期。围内2’b00:2’b01:2’b10:2’b11:8。21’b0:rescal1’b1:rescal输入码来自reg_rescal_i_code_valrescal_i_code_val[5:4]。对应ParameterRi_ctrl_max[5:0]。对应ParameterRi_ctrl_min[5:0]。对应Parameter[1]:带隙基准电路bgr11_ringbypassenable[0]:pll_refclk_div2_en_o。Default:8’b0000_0000对应Parameter对应Parameter对应Parameter对应ParameterR对应ParameterR对应ParameterR对应ParameterR对应ParameterR2配置PLLcfg_pll_rstn1配置PLLcfg_pllpowerup1'b0:ON;0配置PLLcfg_hsst_rstn对应Parameter7BypassRxBridgeunit/RxBridgeFIFO控制，[7:6]=2'b00:RxBridgeunit有效(default);[7:6]=2'b01:bypassRxBridgeunit;[7]或[6]=1'b0：对应于Parameter参数值"FALSE"[7]或[6]=1'b1：对应于Parameter参数值"TRUE"65Bypass模块RxGear,IP1'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"41'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"31'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"2,1'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"1,1'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"0RB对应Parameter7R6高有效关闭PCS远端环回FIFO1'b0:Parameter参数值"FALSE"PCS远端环回测试时，打开PCS远端环回FIFO功能。(default)5PCSReceiver模块数据位宽选择之一,跟IP配置相关1'b0:Parameter参数值"X20"8/16/32bitsonly之外的位宽模式；1'b1:对应于Parameter参数值"X16"8/16/32bits3WordAlignmentLinkStateMachine选择,IP配置相关2’b00:对应于Parameter参数值"1GB"；选择基于GigEthernet的LinkStateMachine2’b01:Parameter参数值"10GB"10GEthernet的LinkStateMachine2’b10:对应于Parameter参数值"RAPIDIO"；选择基于RapidIO的LinkStateMachine2’b11:Parameter参数值"OUTSIDE"1RxSampleReg模块极性反转和bitorder反转；2'b01： Parameter参 2'b10：对应于Parameter参数值"BIT_REVERSAL"；使能bitorder反转2'b11:Parameter参数值"BOTH"0PCSReceiver模块数据位宽选择之一,跟IP配置相关:10bitonly或8b10b8bit位宽模式；1'b1:Parameter参数值"X16"，"X20"only10bitonly8b10b8bit对应Parameter对应Parameter对应ParameterCTC模式选择,IP2’b00:对应于Parameter参数值"1SKIP"；插入/SKIP字符为1个字节2’b01:对应于Parameter参数值2SKIP"；插入/SKIP字符为2个字节2’b10:Parameter参数值"PCIE_2BYTE"；PCIe2字节模式，只增加或者删除后面的skip:"4SKIP"PCIChannelBondingStateMachine选择,IP2’b00:对应于Parameter参数值"10GB"；选择基于XAUIChannelBondingState；选择基于ChannelBondingState2’b10:Parameter参数值"OUTSIDE"；选择外部状态机控2’b11:对应Parameter,对应ParameterCTCSKIP字符Byte06bits,IP1跟IP配置相关1'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"0R对应ParameterCTCSKIP字符Byte14bits,IP3RCTCSKIP字符Byte03bits,IP对应ParameterCTCSKIP字符Byte22bits,IP5RCTCSKIP字符Byte15bits,IP对应Parameter7RCTCSKIP字符Byte27bits,IP对应ParameterCTCSKIP字符Byte38bits,IP对应Parameter7R61'b0:对应于Parameter参数值1'b1:对应于Parameter参数值"TRUE"5WordAlignment模块中Alignment模式选择,IP配置相关1'b0:对应于Parameter参数值"COMMA_PATTERN"；选择CommaAlignment模式:41'b0:对应于Parameter参数值1'b1:对应于Parameter参数值3PCSReceiver模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"8bitonly,10bitonly或8b10b8bit之外的位宽模式；1'b1:对应于Parameter参数值"TRUE"8bitonly10bit8b10b8bit2PCSReceiver模块数据位宽选择之一,IP1'b1:对应于Parameter参数值1'b0:对应于Parameter参数值1R0CTCSKIP字符Byte31bits,IP对应Parameter71’b0:对应于Parameter参数值1’b1:对应于Parameter参数值AFTER_CTC_RCLK时钟源选择,IP2’b00:对应于Parameter参数值2’b01:对应于Parameter参数值2’b10:对应于Parameter参数值2’b11:对应于Parameter参数值CB_RCLK时钟源选择,IP2’b00:对应于Parameter参数值2’b01:对应于Parameter参数值2’b10:对应于Parameter参数值PCS_RCLK时钟源选择,IP2’b00:对应于Parameter参数值2’b01:对应于Parameter参数值2’b10:对应于Parameter参数值 01'b0:对应于Parameter参数值1'b1:对应Parameter5PCSReceiver模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"32bitonly，40bitonly或8b10b32bit之外的的位宽模式；1'b1:Parameter参数值"TRUE"32bit40bitonly8b10b32bit4PCSReceiver模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"8bitonly，10bitonly或8b10b8bit之外的的位宽模式；only10bitonly8b10b8bit3PCSReceiver模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"8bitonly，10bitonly或8b10b8bit之外的的位宽模式；only10bitonly8b10b8bit2PCSReceiver模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"8bitonly，10bitonly或8b10b8bit之外的的位宽模式；only10bitonly8b10b8bit2’b00:对应于Parameter参数值2’b01:对应于Parameter参数值2’b10:对应于Parameter参数值2’b11:对应于Parameter参数值对应Parameter7R6配置为1，将会对after_ctc_rclkfabric进行25 64B66B_67B选择,IP2’b00:对应于Parameter参数值2’b01:对应于Parameter参数值2’b11:对应于Parameter参数值2基于PCIExpresschannelbonding设置,IP1'b0:对应于Parameter参数值1'b1:对应于Parameter参数值1除PCIExpresschannelbonding设置,IP配置相1'b0:对应于Parameter01'b1:对应于Parameter10针对PCSReceivercfg_pcs_rx_rstn，低1'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值"TRUE对应ParameterR0PCSCB复位寄存器，即cfg_pcs_cb_rstn,1'b0:对应于Parameter参数值1'b1:对应于Parameter参数值对应ParameterR5TxBitSlip模块Bypass1'b0:对应于Parameter参数值1'b1:对应于Parameter参数值41'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"3PCSTransmitter模块数据位宽选择之一，跟IP配置相关:only40bitonly或8b10b32bit位宽模式；1'b1:对应于Parameter参数值"TRUE"32bit40bitonly8b10b32bit2BypassTxBridgeunit/TxBridgeFIFO1[2:1]=2'b01:bypassTxBridgeunit;[2:1]=2'b10:bypassTxBridgeFIFO。[2]或[1]=1'b0:对应于Parameter参数值[2]或[1]=1'b1:对应于Parameter参数值0tx方向bridgeunit模块和gear模块的顺序,跟IP配置相关1’b1:对应于Parameter参数值"TRUE",gear对应Parameter确定TxBitSlipSlipbit2'b01：对应于Parameter参数值EN_POLARIY_REV"；使能极2'b10：对应于Parameter参数值"EN_BIT_REV"bit2'b11:Parameter参数值"EN_BOTH"；同时使能极性反转和bitorder反转0PCSTransmitter模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"1'b1:Parameter参数值"TRUE"32bitonly，40bitonly或8b10b32bit的位宽模式下对应ParameterR21'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE11'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE01'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE对应ParameterR21'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE11'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE01'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE对应Parameter7PCSTransmitter模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"32bitonly，40bit6channelbonding设置,IP1'b0:对应于Parameter参数值1'b1:对应于Parameter参数值5针对PCSTransmittercfg_pcs_tx_rstn，低有1'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值"TRUE4PCS_TCLK选择,IP1'b0:对应于Parameter参数值"PMA_TCLK；1'b1:对应于Parameter参数值"TCLK"；31'b0:对应于Parameter参数值1'b1:2TCLK时钟源选择,IP1'b0:对应于Parameter参数值1'b1:对应于Parameter参数值1PCSTransmitter模块数据位宽选择之一,IP1'b0:对应于Parameter参数值"FALSE"1'b1:对应于Parameter参数值"TRUE"32bitonly，40bitonly或8b10b32bit的位宽模式下；01'b0:对应于Parameter参数值1'b1:对应ParameterR4GEAR_TCLK选择,IP1'b0:对应于Parameter参数值"PMA_TCLK；1'b1:对应于Parameter参数值"TCLK2"；TX64B66B_67B选择,IP2’b00:对应于Parameter参数值2’b01:对应于Parameter参数值2’b11:对应于Parameter参数值PCSTransmitter模块数据位宽选择之一,跟IP配置相关2'b00:对应于Parameter参数值"X20"20bitonly，8b10b16bit，8b10b32bit和40bitonly模式2'b01:对应于Parameter参数值"X16"16bitonlyonly2'b10:对应于Parameter参数值"X10"；用于10bitonly8b10b8bit模式2'b11:对应于Parameter参数值"X8"8bitonly对应ParameterR41’b0:对应于Parameter参数值"TX_BRIDGE_CLK"(default)；1’b1:对应于Parameter参数值3R2PCSTransmitter模块数据位宽选择之一,跟IP配置相关1'b0:对应于Parameter参数值"FALSE"8b10b16bit和8b10b32bit之外的其它模式1'b1:对应于Parameter参数值"TRUE"8b10b16bit8b10b32bit11'b0:对应于Parameter参数值0PCSTransmitter模块数据位宽选择之一,跟IP配置相关1'b0:对应于Parameter参数值"FALSE"32bitonly，40bitonly和8b10b32bit之外的其它模式only8b10b32bit对应Parameter,对应ParameterR,对应ParameterRRapidIOLinkStateMachine锁定状态的检测字节数对应ParameterRapidIOLinkStateMachine8对应ParameterRapidIOLinkStateMachine8对应ParameterR51'b0:对应于Parameter参数值1'b1:对应于Parameter参数值4T计数器，高电1'b0:对应于Parameter参数值1'b1:对应于Parameter参数值"TRUE"，计数器接收侧PRBSChecker4'd0:对应于Parameter参数值4'd1:对应于Parameter参数值"PRBS_7"；4'd2:对应于Parameter参数值"PRBS_15"；4'd3:对应于Parameter参数值4'd4:对应于Parameter参数值对应ParameterR54测试数据的时候，值保持为0。1'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值发送侧PCSPRBSGenerator4'd0:对应于Parameter参数值"DISABLE"default)；4'd1:对应于Parameter参数值"PRBS_7"；4'd2:对应于Parameter参数值"PRBS_15"；4'd3:对应于Parameter参数值"PRBS_23"；4'd4:对应于Parameter参数值"PRBS_31"；4'd5:对应于Parameter参数值"LONG_1"；4'd6:对应于Parameter参数值"LONG_0"；4'd7:对应于Parameter参数值"20UI"；4'd8:对应于Parameter参数值"D10_2"；4'd9:对应于Parameter参数值对应ParameterRT0xFF0xFF，对应Parameter对应Parameter7R4'd0:对应于Parameter参数值"20BIT"；4'd1:对应于Parameter参数值"30BIT"；4'd2:对应于Parameter参数值"40BIT"；4'd3:对应于Parameter参数值"50BIT"；4'd4:对应于Parameter参数值"60BIT"；4'd5:对应于Parameter参数值"70BIT"；3'd6:对应于Parameter参数值用于ChannelBondingIP对应ParameterR对应ParameterR对应ParameterR51’b1:使能连续SKP对应ParameterR4PMA1表示1'b0:对应于Parameter参数值"FALSE",diasble；1'b1:对应于Parameter参数值"TRUE",enable3PMA1表示P_PMA_NEAREND_SLOOP端口有效。跟IP配置相关1'b0:对应于Parameter参数值"FALSE",diasble；1'b1:对应于Parameter参数值"TRUE2PMA1表示1'b0:对应于Parameter参数值"FALSE",diasble；1'b1:对应于Parameter参数值"TRUE",enable11'b0:对应于Parameter参数值"FALSE,diasble(default)；1'b1:对应于Parameter参数值"TRUE",enable；01'b0:对应于Parameter参数值"FALSE,diasble(default)；1'b1:对应于Parameter参数值"TRUE",enable；对应Parameter71'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；61'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；51'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；41'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；31'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；21'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；11'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；01'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE"；对应Parameter71'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE61'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE51'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值"TRUE41'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE31'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE21'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE11'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE01'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE对应ParameterR2R1’b1:8b10b编码中检测到字1R1’b1:TxBridgeFIFO0R1’b1:TxBridgeFIFO对应Parameter7R1’b1:RxBridgeFIFO6R1’b1:RxBridgeFIFO5R1’b1:CTCFIFO4R1’b1:CTCFIFO3R1’b1:ChannelBondingFIFO2R1’b1:ChannelBondingFIFO1R0R对应ParameterR2高有效，使能对应接收通道的CLKAligner1'b0:对应于Parameter参数值"FALSE"bypassCLK1'b1:对应于Parameter参数值"TRUE使能CLK11'b0:Parameter参数值"FALSE"，CLKAlignerdelaystep为0(default)；:"由CLK_ALIGNER_RXx或P_CIM_CLK_ALIGNER_RXx01'b0:对应于Parameter参数值"FALSEdefault)；1'b1:对应于Parameter参数值"TRUE".对应Parameter对应ParameterR2高有效，使能对应发送通道的CLKAligner1'b0:对应于Parameter参数值"FALSE",bypassCLK1'b1:对应于Parameter参数值"TRUECLK11'b0:Parameter参数值"FALSE"，CLKAlignerdelaystep为0(default)；:"由CLK_ALIGNER_TXx或P_CIM_CLK_ALIGNER_TXx01'b0:对应于Parameter参数值"FALSE"(default)；1'b1:对应于Parameter参数值"TRUE对应Parameter对应Parameter71'b0:Parameter参数值1'b1:对应于Parameter参数值61'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"51'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"41'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"31'b1:对应于Parameter参数值21'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"11'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"0RXPRBS功能，降低1'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"对应Parameter7R6txbridgeunitfifo1’b1:1’b0:false。5txbridgeunitfifo1’b1:1’b0:false。4高有效关闭TXPRBS1'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"3高有效关闭TXbitslip1'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"2高有效关闭TXencoder1'b0:Parameter参数值1'b1:对应于Parameter参数值1高有效关闭TXGEAR1'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"0高有效关闭TXbridge1'b0:对应于Parameter参数值"NORMAL"(default),1'b1:对应于Parameter参数值"POWER_REDUCTION"对应Parameter71’b1:1’b0:false。61’b1:1’b0:false。51’b1:1’b0:false。41’b1:1’b0:false。31’b1:1’b0:false。21’b1:1’b0:false。11’b1:1’b0:false。01’b1:1’b0:false。对应Parameter71'b0:对应于Parameter参数值1'b1:对应于Parameter参数值61'b0:对应于Parameter参数值1'b1:对应于Parameter参数值51'b0:对应于Parameter参数值1'b1:对应于Parameter参数值41'b0:对应于Parameter参数值1'b1:对应于Parameter参数值31'b0:对应于Parameter参数值1'b1:对应于Parameter参数值21'b0:对应于Parameter参数值1'b1:对应于Parameter参数值11'b0:对应于Parameter参数值1'b1:对应于Parameter参数值01'b0:对应于Parameter参数值1'b1:对应于Parameter参数值对应Parameter71'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值61'b0:对应于Parameter参数值1'b1:对应于Parameter参数值51'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值41'b0:对应于Parameter参数值1'b1:对应于Parameter参数值31'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值21'b0:对应于Parameter参数值1'b1:对应于Parameter参数值11'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值01'b0:对应于Parameter参数值1'b1:对应于Parameter参数值对应ParameterR51'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值41'b0:对应于Parameter参数值1'b1:对应于Parameter参数值31'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值21'b0:对应于Parameter参数值1'b1:对应于Parameter参数值11'b0:对应于Parameter参数值"FALSE1'b1:对应于Parameter参数值01'b0:Parameter参数值"FALSE":resetrxpclkswitchblock1'b1:对应于 参数值对应Parameter0000~1111,defaultsettingis0000~1111,defaultsettingis对应Parameter7收线速率由参数P_RX_RATE控制6R2’b00:线速率是PLL对应于Parameter参数值"DIV4"2’b01:线速率是PLL1/2;对应于Parameter参数值"DIV2"2’b10:线速率和PLL时钟频率相等default)对应于Parameter参数值"DIV1"2’b11:线速率是PLL2倍对应于Parameter参数值31'b0:对应于Parameter参数值1'b1:对应于Parameter参数值"TRUE"bit[1:0]=2’b00:8-bit，Parameter参数值"8BIT"bit[2]is对应Parameter7R61'b0:pll_res_trim(internal,frompll)(default)控制制对应Parameter信号检测偏置电流控制寄存器,[1:0]tocontrolsigdetmodule,[3:2]tocontrolsigdetR对应Parameter0对应ParameterR51'b0:Parameter"POS_EDGE":rx_pdatarxpclk对应Parameter7R2R对应Parameter2’b00:87.5%,Parameter参数值"87_5PCT"2’b10:112.5%,Parameter参数值"112_5PCT"2’b00:87.5%,Parameter参数值"87_5PCT"2’b10:112.5%,Parameter参数值"112_5PCT"R2’b00:87.5%,Parameter参数值"87_5PCT"2’b10:112.5%,Parameter参数值"112_5PCT"对应Parameter2’b00:87.5%,Parameter参数值"87_5PCT"2’b10:112.5%,Parameter参数值"112_5PCT"2’b00:87.5%,Parameter参数值"87_5PCT"2’b10:112.5%,Parameter参数值"112_5PCT"2’b00:87.5%,Parameter参数值"87_5PCT"2’b10:112.5%,Parameter参数