数字系统与逻辑设计

数字系统与逻辑设计第1页，课件共77页，创作于2023年2月4.1概述数字电路组合电路时序电路时序电路的特征：电路的输出不仅和当前的输入有关，而且也和以前的输入有关。组合电路的特征：电路的输出仅和当前的输入有关，与以前的输入无关。时序电路=组合电路+存储记忆电路常用的记忆元件是双稳态触发器（F-F：Flip-Flop）触发器：能够存储1位二值信号的基本单元电路的统称。第2页，课件共77页，创作于2023年2月触发器的基本特点2.具有两个能够自行保持的稳定状态。若输入不发生变化，触发器必定处于其中的某一个稳定状态，并且可以长期保持下去。触发器的特性：1.有两个互补的输出Ｑ和Ｑ。定义１状态０状态第3页，课件共77页，创作于2023年2月触发器的基本特点３.在输入信号的作用下，触发器可以从一个稳定状态转换到另一个稳定状态，并再继续稳定下去，直到下一次输入发生变化，才可能再次改变状态。定义：把输入信号发生变化之前（tn时刻）的触发器所处的状态称为现在状态（原状态、当前状态），用Ｑn表示；把输入信号发生变化后（tn+1时刻）触发器所进入的状态称为下一状态（新状态、次态）用Ｑn＋１表示。第4页，课件共77页，创作于2023年2月触发器的基本特点触发器的下一状态是它现在状态和输入信号（用X表示输入信号的集合）的函数，即：Qn+1=f（Qn，X）触发器具有两个稳定状态，可以记忆一位二进制数的两个状态。通过多个触发器的连接可以获得多种记忆状态。状态方程（特征/特性方程）第5页，课件共77页，创作于2023年2月触发器的分类按电路结构形式分类：按逻辑功能分类：基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器和CMOS边沿触发器等。RS触发器、D触发器、JK触发器和T触发器等。按存储数据的原理分类：静态触发器：靠电路状态的自锁来存储数据。动态触发器：通过在MOS管栅极输入电容上存储电荷来存储数据。本章介绍静态触发器第6页，课件共77页，创作于2023年2月4.2触发器的电路结构与动作特点4.2.1基本RS触发器的电路结构与动作特点一、电路结构与工作原理反馈使得vO1、vO2的状态能够保持。10010保持不变逻辑符号第7页，课件共77页，创作于2023年2月用与非门构成的基本RS触发器第8页，课件共77页，创作于2023年2月工作原理００SDRD=00１１保持原状态SDRD=010状态/置0/复位SDRD=101状态/置1/置位SDRD=11不允许０1０1０11０1001011011011000不符合互补输出若SDRD=11→00，应保持原状态，但SD和RD的变化有快有慢。若RD先变，SDRD=11→10→00

，则次态为1状态。若SD先变，SDRD=11→01→00

，则次态为0状态。次态不定第9页，课件共77页，创作于2023年2月触发器的描述方法1、特性表（功能表）触发器的次态Qn+1不仅与输入信号有关，而且与触发器的原状态Qn有关，因此将触发器的原状态Qn也作为输入变量（称为内输入，而将输入信号称为外输入）列入真值表，Qn又称为状态变量。001×

保持置0置1不允许101×

外输入取值的组合与输入对应的输出状态含有状态变量Qn

的真值表称为特性表或功能表。第10页，课件共77页，创作于2023年2月2、状态表触发器的描述方法SDRD=11，不允许，处理为无关项。0

01101Qn0100011110SDRD以二维表格的形式表示所有可能的输入（包括当前状态）与输出之间的关系，常用卡诺图的形式表示。对应于输入和现态的次态Qn+1第11页，课件共77页，创作于2023年2月触发器的描述方法3、状态方程（特性/特征方程）将所有可能的输入（包括当前状态）与输出之间的关系用函数式表示出来。0

0

11

01Qn0100011110SDRDRD·SD=0特征方程约束条件第12页，课件共77页，创作于2023年2月触发器的描述方法4、波形图（时序图）表示输入信号和输出Q之间对应关系的工作波形图。理想触发器波形图不确定不确定01第13页，课件共77页，创作于2023年2月触发器的描述方法5、状态图（状态转移图）以图形的方式表示输出状态转换的条件和规律。在状态图中，以圆圈表示各个状态，圈内标明状态名或取值，用带箭头的线表示状态的转换，箭头指向新状态，线上标注状态转换的条件。SD=1，RD=0SD=0，RD=1第14页，课件共77页，创作于2023年2月触发器的描述方法6、激励表以Qn和Qn+1为变量，以对应的输入信号为函数的关系表。即在各种状态转换要求下，所需要的输入激励条件。010010状态转换输入激励条件第15页，课件共77页，创作于2023年2月二、动作特点输入信号SD或RD为高电平时，都能直接改变输出端的状态（因为输入信号直接加到了输出门上）。直接置（复）位触发器直接置位端直接复位端第16页，课件共77页，创作于2023年2月例4.2.1基本RS触发器的缺点：2、输入有限制，使用不方便；1、状态转换由RD、SD决定，属于异步时序电路。第17页，课件共77页，创作于2023年2月4.2.2同步RS触发器的电路结构与动作特点在数字系统中，为协调各部分的动作，常常要求某些触发器在同一时刻动作，这些触发器的状态不是在输入信号变化时立即转换，而是等待一个同步控制脉冲到达时才转换，这个同步控制脉冲称为时钟脉冲CP（ClockPulse，也叫时钟信号）。用一个时钟信号保持整个时序系统协调工作的电路称为同步时序电路。转换时刻受时钟信号控制的触发器称为时钟触发器（钟控触发器）。第18页，课件共77页，创作于2023年2月一、电路结构与工作原理0CP=0时，Qn+1=Qn，触发器保持原状态。CP=1时，CP不起作用，此时电路为基本RS触发器。1R·S=0CP=0时，触发器状态不变；在CP=1时，触发器状态跟随输入S、R的变化而变化。电位触发约束条件11输入控制门基本RS触发器第19页，课件共77页，创作于2023年2月带异步置位、复位的同步RS触发器异步置位（置1）端异步复位（置0）端逻辑符号不受时钟控制的置位（复位）称为异步置位（复位）。使触发器在任何时刻强迫输出置0或置1，而与当时的CP、R、S值没有关系。当不需要置位（复位）时应将异步置位（复位）端接高电平。第20页，课件共77页，创作于2023年2月二、动作特点在CP=1的全部时间内，触发器状态跟随输入S、R的变化而变化。如果在CP=1的期间，输入信号多次发生变化，则触发器的状态也会发生多次翻转，因此，抗干扰能力不强。第21页，课件共77页，创作于2023年2月例4.2.2同步RS触发器缺点：1、抗干扰能力不强；2、对输入有限制，使用不方便。干扰脉冲第22页，课件共77页，创作于2023年2月钟控D触发器CP=1时，把数据传给Q，CP=0时，保持输出不变。钟控D触发器的应用——D锁存器完成数据存储或传送功能的电路称为锁存器。7475型锁存器采用的电路第23页，课件共77页，创作于2023年2月D锁存器的应用双向数据总线1双向数据总线201高阻10高阻CP第24页，课件共77页，创作于2023年2月锁存器锁存器仍然是一种电位控制的触发器，在控制信号有效时，输出随输入数据的变化而变化。有的资料将由脉冲边沿触发的D触发器构成的数据寄存器也称为锁存器。透明式锁存器非透明式锁存器第25页，课件共77页，创作于2023年2月钟控JK触发器CP=0时，Qn+1=Qn，保持原状态。011CP=1时，CP不起作用。1约束条件自动满足输入没有限制，并且有两个输入端。JK触发器的状态方程第26页，课件共77页，创作于2023年2月钟控T和T′触发器将JK触发器的J和K接在一起作为T，构成T触发器。J=K=T将T触发器的输入接1，构成的触发器称为T′触发器。T′触发器来一个CP脉冲翻转一次，因此又叫计数触发器。钟控T触发器的状态方程钟控T′触发器的状态方程1第27页，课件共77页，创作于2023年2月T′触发器的时序波形图TQ=2TCPfCP=2fQT触发器可以实现对时钟信号的2分频。0第28页，课件共77页，创作于2023年2月钟控触发器的空翻现象钟控JK触发器的波形图对于钟控T’和JK触发器J=K=1时，如果CP=1的时间较长，超过了触发器内部门的延迟，那么，即使输入信号不发生变化，触发器状态也可能多次发生翻转，这种现象称为空翻，是时序电路的一种险象。要想提高钟控触发器的工作可靠性，减少空翻的可能就要限制CP的宽度，这使得钟控触发器使用很不方便。0第29页，课件共77页，创作于2023年2月4.2.3主从触发器的电路结构与动作特点1011CP=1时，从触发器被封锁，对外输出状态不变，而主触发器根据S和R的状态翻转。主触发器从触发器一、电路结构与工作原理0111CP=0时，主触发器被封锁，输入信号不会影响主触发器的状态，而对于从触发器则输入门被打开。CP=0时，主触发器状态不变，并且把状态传给从触发器，使从触发器的状态与主触发器一致，并且在CP=0期间一直保持不变。R·S=0主从RS触发器第30页，课件共77页，创作于2023年2月主从RS触发器CPSRQnQn+10000010110101111

01010101

Qn0100111*1*保持置0置1禁止没有改变第31页，课件共77页，创作于2023年2月主从RS触发器主从RS触发器，克服了CP=1期间触发器输出状态可能多次翻转的问题。表示延迟输出，即CP返回0以后输出状态才改变。缺点：1、CP=1期间主触发器的状态仍然会随R和S状态的变化而多次改变。2、输入信号仍需遵守约束条件R•S=0。第32页，课件共77页，创作于2023年2月主从JK触发器R2R1S1CP=0时，主触发器被封锁，输入信号不会影响主触发器的状态，而对于从触发器则输入门被打开。CP=0时，主触发器状态不变，并且把状态传给从触发器，使从触发器的状态与主触发器一致，并且在CP=0期间一直保持不变。0111S2第33页，课件共77页，创作于2023年2月主从JK触发器CP=1时，从触发器被封锁，对外输出状态不变，而主触发器工作。CP=1之前，主、从触发器状态是一致的，所以Q1n=Qn。1011JK触发器的特征方程S1R1第34页，课件共77页，创作于2023年2月有多个输入端的JK触发器逻辑符号第35页，课件共77页，创作于2023年2月二动作特点1、主从触发器的翻转分两步动作：（1）在CP＝1时，主触发器接收输入信号，被置成相应的状态，而从触发器状态不变；（2）在CP下降沿(↓)到来时，从触发器按照主触发器的状态翻转。即：输出状态的改变发生在CP的下降沿。2、由于主触发器是一个同步RS触发器，因此在CP=1的全部时间里输入信号都对主触发器起控制作用。使用主从触发器的注意事项：只有在CP＝1的全部时间里输入状态始终未变的条件下，用CP下降沿↓到达时输入的状态决定触发器的次态才是肯定对的。否则，必须考虑CP=1期间输入状态的全部变化过程才能确定CP下降沿↓到达时触发器的次态。第36页，课件共77页，创作于2023年2月主从JK触发器主从JK触发器输出变化的时刻在时钟的下降沿，如果在CP=1期间，J和K没有发生过变化，则主从JK触发器输出翻转的方向由CP↓时刻的J、K的值和JK触发器的特性决定。例4.2.4第37页，课件共77页，创作于2023年2月主从JK触发器的一次翻转CP=1期间，J、K的值有变化会怎样？t0t1在t0时刻，CP=1，JK=10，Qn=0，则S1R1=10，Q1由0变为1，但Q仍然保持为0不变。在t1时刻，CP=1，JK=01，Qn=0，则S1R1=00，Q1保持为1。在CP↓

，Q1把状态传给Q，使Q从0变为1。00第38页，课件共77页，创作于2023年2月R1S1S2R2主从JK触发器的一次翻转CP=1时，从触发器保持输出状态不变，主触发器工作。若Qn=0，则K不起作用，R1=0，S1R1只能出现00和10两种情况，因此主触发器只能保持为0或由0到1翻转一次，而不可能再次翻转，这就是主从JK触发器的一次翻转现象。第39页，课件共77页，创作于2023年2月主从JK触发器的一次翻转若Qn=1，则J不起作用，S1=0，S1R1只能出现00和01两种情况，因此主触发器只能保持为1或由1到0翻转一次，而不可能再次翻转。00第40页，课件共77页，创作于2023年2月例4.2.5主从JK触发器，如果在CP=1期间，J和K发生过多次变化，但其输出只能翻转一次，翻转的方向，由本次CP=1期间，J、K引起的输出的第一次翻转方向决定，而输出变化的时刻在时钟的下降沿处。第41页，课件共77页，创作于2023年2月主从触发器的特点主从JK触发器只在CP下降沿↓改变一次状态，满足了来一个时钟只翻转一次的要求，可以用于同步时序电路。引入真正实用的触发器——边沿触发器。主从JK触发器的缺点：在CP＝1的全部时间里，输入信号对主触发器都起控制作用，容易引入干扰。在使用时应减少CP＝1的宽度，减少触发器可能接收干扰的时间。第42页，课件共77页，创作于2023年2月4.2.4边沿触发器的电路结构与动作特点边沿触发器不仅只在CP信号的某一边沿（上升沿↑或下降沿↓）才改变一次状态，而且状态转换方向仅取决于CP有效沿（CP↑或CP↓）到达时刻的数据输入。也就是说，只有在CP的有效边沿附近的输入信号才是真正有效的，其他时间的输入不影响触发器的输出，因而大大地提高了抗干扰能力，工作更可靠。边沿触发器从电路结构上可分为三类：1、利用CMOS传输门的边沿触发器。2、维持阻塞触发器。3、利用门电路传输延迟时间的边沿触发器。第43页，课件共77页，创作于2023年2月一、利用CMOS传输门的边沿触发器CP=0时，TG1、TG4导通，TG2、TG3截止，主触发器工作，接收数据，从触发器状态保持。CP时，TG1、TG4截止，TG2、TG3导通，由于门G1的输入电容的存储效应，Q′在TG1截止前的状态被保存下来，主触发器状态保持，从触发器跟随主触发器状态。动作特点：输出状态的转换发生在CP，而且触发器所保存下来的状态仅仅取决于CP到达时的输入状态。0通通止止止通止通第44页，课件共77页，创作于2023年2月一、利用CMOS传输门的边沿触发器利用CMOS传输门的边沿触发器具有主从结构，但其动作特点是边沿型的，因此是上升沿触发的边沿触发器。带异步置位、复位的CMOS边沿触发器表示边沿触发高电平有效高电平有效第45页，课件共77页，创作于2023年2月二、维持阻塞型触发器同步RS触发器基本RS触发器基本RS触发器第46页，课件共77页，创作于2023年2月二、维持阻塞型触发器0CP=0时，Qn+1=Qn，输出维持不变。1110110001101CP

到来时，输出置为1状态输出置为0状态此后CP=1期间输入信号的变化不影响输出状态。置1维持线置0维持线01置0阻塞线置1阻塞线同理：1第47页，课件共77页，创作于2023年2月维持阻塞RS触发器的动作特点在CP=0和CP=1期间触发器的输出都保持不变。只有在CP到来时的输入信号才能进入触发器并引起翻转，而其它时间的输入信号对输出都不发生影响，实现了边沿触发，为正边沿触发器。第48页，课件共77页，创作于2023年2月维持阻塞D触发器CP=0时，Qn+1=Qn，输出维持不变。011CP=时：在CP=1期间，如果D发生变化，触发器的输出不会改变。只有在CP的上升沿前的D信号才能进入触发器并引起翻转，而其它时间的D信号对输出都不发生影响。正边沿型D触发器DDD1DDCP=1期间1第49页，课件共77页，创作于2023年2月多输入维持阻塞D触发器异步置位（置1）端异步复位（置0）端低电平有效低电平有效正边沿触发第50页，课件共77页，创作于2023年2月三、利用传输延迟时间的边沿触发器CP=0时，SR=11，Qn+1=Qn，触发器的输出保持不变。0111CP=1时：CP=1时，触发器的输出保持不变。第51页，课件共77页，创作于2023年2月三、利用传输延迟时间的边沿触发器CP从1变为0时：S和R要经过一个与非门的延迟tpd才能变为1，在没有变之前，仍然维持CP下降沿前的值：↓00JK触发器的特征方程触发器几乎在CP的整个周期内都是对外隔离的，只在CP从1变为0之后的短暂时间内，由于门的延迟使J、K信号进入触发器，引起触发器状态的变化。↑

↑

只有CP↓前的J、K值对触发器起作用并引起翻转，实现了边沿触发的功能。第52页，课件共77页，创作于2023年2月带置0置1端的负边沿JK触发器负边沿触发第53页，课件共77页，创作于2023年2月边沿触发器的动作特点触发器的次态仅取决于CP信号有效边沿到达时输入的状态，而在这以前或以后，输入信号的变化对触发器的输出状态没有影响。优点：提高了触发器抗干扰的能力，提高了电路的工作可靠性。例4.2.6：第54页，课件共77页，创作于2023年2月4.3触发器的逻辑功能及其描述方法4.3.1触发器按逻辑功能的分类按照逻辑功能的不同特点，将时钟控制的触发器分为：RS触发器、D触发器、JK触发器和T触发器等几种类型。每一种触发器的信号输入方式不同，触发器的状态随输入信号翻转的规则不同，因此逻辑功能也不一样。第55页，课件共77页，创作于2023年2月一、RS触发器凡是在时钟信号作用下逻辑功能符合表中所规定的逻辑功能者，叫做RS触发器。001×

保持置0置1不允许101×

R·S=0（约束条件）特性方程S=1，R=0S=0，R=1状态转移图第56页，课件共77页，创作于2023年2月二、JK触发器凡是在时钟信号作用下逻辑功能符合表中所规定的逻辑功能者，叫做JK触发器。保持置0置1翻转特性方程J=1，K=J=

，K=1状态转移图第57页，课件共77页，创作于2023年2月三、T触发器凡是在时钟信号作用下逻辑功能符合表中所规定的逻辑功能者，叫做T触发器。特性方程状态转移图T=1T=1T=0T=0逻辑符号第58页，课件共77页，创作于2023年2月四、D触发器凡是在时钟信号作用下逻辑功能符合表中所规定的逻辑功能者，叫做D触发器。特性方程状态转移图D=1D=0D=0D=1第59页，课件共77页，创作于2023年2月4.3.2触发器的电路结构和逻辑功能的关系触发器的逻辑功能和电路结构形式是两个不同的概念。触发器的逻辑功能是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。逻辑功能用特性表、特性方程和状态转移图表示。基本RS触发器、同步RS触发器、主从触发器和边沿触发器是指电路结构的不同形式。同一种逻辑功能的触发器可以用不同的电路结构实现，用同一种电路结构形式可以实现不同逻辑功能的触发器。逻辑功能与电路结构没有固定的对应关系。第60页，课件共77页，创作于2023年2月4.3.2触发器的电路结构和逻辑功能的关系维持阻塞结构JK触发器（74LS109）利用CMOS传输门的边沿JK触发器（CC4027）第61页，课件共77页，创作于2023年2月各种触发器之间的转换转换的原因：实际产品以JK和D触发器为多，其它类型很少。关键：求已有触发器的激励方程。QCPQ已有触发器转换逻辑电路CP输入待求触发器第62页，课件共77页，创作于2023年2月各种触发器之间的转换转换的依据：转换前后的特征方程相等。1、公式法：利用特征方程联立求解转换逻辑。例：将D触发器转换为T触发器。QDCPCPQ=1TCP=1时：以T和Qn为变量求D的表达式。QDCPCPT触发器第63页，课件共77页，创作于2023年2月各种触发器之间的转换2、特性表法：利用触发器的特性表求出转换逻辑。过渡量请同学们自己完成其它触发器之间的转换。例：将D触发器转换为T触发器。1、列出待求触发器的特性表2、由Qn+1反推已有触发器输入通用方法第64页，课件共77页，创作于2023年2月4.4触发器的动态特性4.4.1基本RS触发器的动态特性一、输入信号宽度tPHLtPLH为了保证输出的稳定变化，基本RS触发器输入低电平信号宽度tW应大于门的平均传输延迟时间tpd的2倍。第65页，课件共77页，创作于2023年2月二、传输延迟时间tPHLtPLH从输入信号到达起，到触发器输出端新状态稳定地建立起来为止，所经过的时间称为触发器的传输延迟时间。第66页，课件共77页，创作于2023年2月4.4.2同步RS触发器的动态特性一、输入信号宽度tPLHtPHL为了保证输出的稳定变化，S或R和CP同时为高电平的时间tW（S·CP）应大于门的平均传输延迟时间tpd的2倍。第67页，课件共77页，创作于2023年2月二、传输延迟时间从S（或R）和CP同时变为高电平，到触发器输出端新状态稳定地建立起来为止，所经过的时间称为同步RS触发器的传输延迟时间。tPLHtPHL第68页，课件共77页，创作于2023年2月4.4.2主从触发器的动态特性一、建立时间在CP＝1时，主触发器按输入信号（J、K或R、S）的状态翻转，在CP变为0时