在系统可编程技术与应用PLD1课件

在系统可编程技术与应用PLD2023/7/16在系统可编程技术与应用PLD[1]2.1可编程逻辑器件的表示法、基本结构

2.1.1可编程逻辑器件的表示法电路符号表示：表2–1电路符号表示在系统可编程技术与应用PLD[1]图2–1PLD缓冲器表示法

1.

PLD缓冲器表示法

在系统可编程技术与应用PLD[1]图2–2

与门表示法由于PLD阵列规模较大，因此采用简化方法：

竖线：为一组输入信号，与横线交叉点的状态表示输入信号是否接到输入端。2.

PLD与门表示法在系统可编程技术与应用PLD[1]3.PLD连接法“·”：表示固定连接，不能通过编程改变；“×”：表示可编程连接，可以通过编程将其断开；既无“·”也无“×”：表示断开。图2–3PLD连接法在系统可编程技术与应用PLD[1]图2–4PLD中与阵列的表示

与门乘积项4.PLD中与阵列的表示

在系统可编程技术与应用PLD[1]5.PLD中或阵列的表示或门或项图2–5PLD中或阵列的表示

在系统可编程技术与应用PLD[1]图2–6

与门的省缺情况6.与门的省缺情况在系统可编程技术与应用PLD[1]2.1.2可编程逻辑器件的基本结构

图2–7

PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出

PLD的基本结构如图2–7所示，它由输入电路、与阵列、或阵列、输出电路四部分组成。在系统可编程技术与应用PLD[1]PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。输入缓冲电路(a)一般画法(b)PLD中的习惯画法(a)(b)AAAAAA1.输入电路在系统可编程技术与应用PLD[1]由多个多输入与门组成，用以产生输入变量的各乘积项。例如

CABCCABBAW7=ABCABCW0=与阵列PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出2.与阵列在系统可编程技术与应用PLD[1]由多个多输入与门组成，用以产生输入变量的各乘积项。PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出CABCCABBAW7=ABCABCW0=●●●●●●与阵列的

PLD

习惯画法2.与阵列在系统可编程技术与应用PLD[1]由图可得Y1=ABC+ABC+ABCY2=ABC+ABCY3=ABC+ABC例如

ABC●●●Y3Y2Y1●●●●●●●●●●●●●与阵列或阵列PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。3.或阵列在系统可编程技术与应用PLD[1]PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出

PLD的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。4.输出电路在系统可编程技术与应用PLD[1]PLD的基本结构组成功能输入电路输入缓冲器产生输入变量的原变量和反变量与阵列与门阵列产生输入变量的与项(乘积项)或阵列或门阵列将与阵列输出的乘积项有选择的进行或运算，形成与或式，实现各种与、或结构的函数输出电路三态门寄存器产生输出信号，提供反馈信号表2–2PLD的基本结构在系统可编程技术与应用PLD[1]PLD的基本结构电路主体是“与阵列”和“或阵列”，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。在系统可编程技术与应用PLD[1]类型与阵列或阵列输出电路PROM(可编程ROM)固定可编程固定FPLA(FieldProgrammableLogicArray)可编程逻辑阵列可编程可编程固定PAL(ProgrammableArrayLogic)可编程阵列逻辑可编程固定固定GAL(GeneticArrayLogic)通用阵列逻辑可编程固定可组态PLD结构汇总表表2–3PLD结构汇总表在系统可编程技术与应用PLD[1]1.PROM结构

图2–8PROM结构

在系统可编程技术与应用PLD[1]2.FPLA结构

图2–9基本的FPLA结构

在系统可编程技术与应用PLD[1]2.

可编程逻辑阵列FPLAFPLA的与阵列及或阵列均是可编程的，其灵活性较大，但也带来编程困难、价格较高的问题。FPLA器件一般采用熔丝工艺，一次编程后，不能再改写，给使用者带来不方便，而且一旦选用了某种FPLA电路。其输出和反馈结构也就固定下来，不能再作改动。在系统可编程技术与应用PLD[1]3.PAL结构

图2–10PAL结构

在系统可编程技术与应用PLD[1]3.可编程阵列逻辑PAL双极型工艺制作，熔丝编程方式。与阵列可编程，或阵列固定。通过对与逻辑阵列编程可以获得不同形式的组合逻辑函数。常见的PAL器件中，输入变量最多的可达20个，与阵列的乘积项有80个，或逻辑阵列输出端最多有10个，每个或门的输入端最多达到16个。。PAL工作速度高，价格较便宜。在系统可编程技术与应用PLD[1]4.通用阵列逻辑G