下载本文档
版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
第第页IIC协议驱动设计本篇实现基于叁芯智能（科技）的SANXIN-B01（FPGA）开发板，以下为配套的（教程），如有入手开发板，可以登录官方淘宝店购买，还有配套的学习视频。
SANXIN-B01开发板（verilog）教程V3（电子）版
FPGA就业班，2023.07.09开班，系统性学习FPGA，高薪就业，线上线下同步！
I²C即In（te）r-IntegratedCircuit（（集成电路）总线），这种总线类型是由飞利浦（半导体）公司在八十年代初设计出来的一种简单、双向、二线制、同步串行总线，主要是用来连接整体电路（（IC）S），I²C是一种多向控制总线，也就是说多个（芯片）可以连接到同一总线结构下，同时每个芯片都可以作为实时数据传输的控制源。这种方式简化了（信号）传输总线接口。
I²C
总线是一种串行数据总线，只有二根信号线，一根是双向的数据线
（SD）A，另一根是（时钟）线
SCL，两条线可以挂多个设备。
I²C
设备（绝大多数）里有个固化的地址，只有在两条线上传输的值等于
I²C
设备的固化地址时，其才会作出响应。通常我们为了方便把
I²C
设备分为主设备和从设备，基本上谁控制时钟线（即控制SCL的电平高低变换）谁就是主设备。
pullup（iic_sda）：将iic_sda上加上拉电阻。
仿真时，在地址16’h5555（虽然高三位没有用），写入了8’ha；写入完成后，又将此数据读出。
当对24LC64进行写入之后，它会进入到一个内部写循环（和flash类似），在此期间，不接受任何指令。所以在仿真时，需要等待写循环完成，时间为5ms（此参数在仿真模型中，可以进行修改）。
写入的仿真图如下：
板级测试采用逻辑分析仪测试。
采样时钟选择外部的50MHz，采样深度选择32K。
触发位置选择post。
将iic_sda、iic_scl、test_ctrl模块中的RD_WAIT和TESTDONE两个状态，共计四个信号进行观测。
将RD_WAIT设置为上升沿触发。进入此状态时，刚刚写入完成。
点击触发后，按一下复位键。
从波形图中，可以分析出，在地址16’h5555中写入了8’haa。
将RD_WAIT设置为donotcare，将TESTDONE设置为上升沿，此时读出刚刚完成。
触发后，按一下复位按键。
可以看出在地址16’h5555的位置，读出aa。
注意发送时，是在SCL的低电平的正中间；接收是在SCL的高电平的正中间；观看波
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论