EDA实验报告文档(优质五篇)

第页共页最新EDA实验报告文档(优质五篇)EDA实验报告文档篇一quartusii软件使用及组合电路设计仿真实验目的：学习quartusii软件的使用，掌握软件工程的建立，vhdl文件的设计和波形仿真等根本内容。实验内容：1.四选一多路选择器的设计根本功能及原理：选择器常用于信号的切换，四选一选择器常用于信号的切换，四选一选择器可以用于4路信号的切换。四选一选择器有四个输入端a,b,c,d，两个信号选择端s(0)和s(1)及一个信号输出端y。当s输入不同的选择信号时，就可以使a,b,c,d中某一个相应的输入信号与输出y端接通。逻辑符号如下：程序设计：软件编译：在编辑器中输入并保存了以上四选一选择器的vhdl程序后就可以对它进展编译了，编译的最终目的是为了生成可以进展仿真、定时分析^p及下载到可编程器件的相关文件。仿真分析^p：仿真结果如以下图所示分析^p：由仿真图可以得到以下结论：当s=0(00)时y=a;当s=1(01)时y=b；当s=2(10)时y=c；当s=3(11)时y=d。符合我们最开场设想的功能设计，这说明程序正确。2.七段译码器程序设计根本功能及原理：七段译码器是用来显示数字的，7段数码是纯组合电路，通常的小规模专用ic，如74或4000系列的器件只能作十进制bcd码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用vhdl译码程序在fpga或cpld中实现。本项实验很容易实现这一目的。输出信号的7位分别接到数码管的7个段，本实验中用的数码管为共阳极的，接有低电平的段发亮。数码管的图形如下七段译码器的逻辑符号：程序设计：软件编译：在编辑器中输入并保存了以上七段译码器的vhdl程序后就可以对它进展编译了，编译的最终目的是为了生成可以进展仿真、定时分析^p及下载到可编程器件的相关文件。仿真分析^p：仿真结果如以下图所示:分析^p:由仿真的结果可以得到以下结论：当a=0(0000)时led7=1000000此时数码管显示0；当a=1(0001)时led7=1111001此时数码管显示1；当a=2(0010)时led7=0100100此时数码管显示2；当a=3(0011)时led7=0110000此时数码管显示3；当a=4(0100)时led7=0011001此时数码管显示4；当a=5(0)时led7=0010010此时数码管显示5；当a=6(0110)时led7=0000010此时数码管显示6；当a=7(0111)时led7=1111000此时数码管显示7；当a=8(1000)时led7=0000000此时数码管显示8；当a=9(1001)时led7=0010000此时数码管显示9；当a=10(0)时led7=0001000此时数码管显示a；当a=11(1)时led7=0000011此时数码管显示b；当a=12(1100)时led7=1000110此时数码管显示c；当a=13(1)时led7=0100001此时数码管显示d；当a=14(1110)时led7=0000110此时数码管显示e；当a=15(1111)时led7=0001110此时数码管显示f；这完全符合我们最开场的功能设计，所以可以说明vhdl程序是正确的。实验心得：通过这次实验，我根本掌握了quartusii软件的使用，也掌握了软件工程的建立，vhdl文件的设计和波形仿真等根本内容。在实验中，我发现eda这门课非常有趣，从一个器件的功能设计到程序设计，再到编译成功，最后得到仿真的结果，这其中的每一步都需要认真分析^p，一遍又一遍的编译，修改。当然，中间出现过错误，但我仍然不放弃，一点一点的修改，验证，最终终于出现了正确的仿真结果，虽然有一些毛刺，但是总的来说，不影响整体的结果。实验二：计数器设计与显示实验目的：〔1〕熟悉利用quartusii中的原理图输入法设计组合电路，掌握层次化的设计方法；〔2〕学习计数器设计，多层次设计方法和总线数据输入方式的仿真，并进展电路板下载演示验证。实验内容:1.完成计数器设计根本功能及原理：本实验要设计一个含有异步清零和计数使能的4位二进制加减可控计数器，即有一个清零端和使能端，当清零端为1时异步清零，即所有输出值都为0，当使能端为0时，计数器停顿工作，当使能端为1时，正常工作，由时钟控制。另外，还应该有一个控制端，当控制端为0时，进展减法运算，当控制端为1时，进展加法运算。输出端有输出值和进位端，当进展加法运算时，输出值递增，当减法运算时，输出值递减，同时进位端进展相应的变化。4位二进制加减计数器的逻辑符号：程序设计：软件编译：在编辑器中输入并保存了以上4位二进制加减计数器的vhdl程序后就可以对它进展编译了，编译的最终目的是为了生成可以进展仿真、定时分析^p及下载到可编程器件的相关文件。仿真分析^p：仿真结果如下:分析^p：由仿真图可以得到以下结论：当enable端为0时，所有数值都为0，当enable端为1时，计数器正常工作；当reset端为1时，异步清零，所有输出数值为0，当reset端为0时，正常工作；当updown端为0时，进展减法运算，当updown为1时，进展加法运算；另外，当程序进展减法运算时，出现借位时，co为1，其余为0，当进展加法运算时，出现进位时，co为1，其余为0。图中所有的功能与我们设计的完全一样，所以说明程序正确。2.50m分频器的设计根本功能及原理：50m分频器的作用主要是控制后面的数码管显示的快慢。即一个模为50m的计数器，由时钟控制，分频器所有的端口根本和上述4位二进制加减计数器的端口一样，原理也根本一样。分频器的进位端〔co〕用来控制加减计数器的时钟，将两个器件连接起来。50m分频器的逻辑符号如下：程序设计：软件编译：在编辑器中输入并保存了以上50m分频器的vhdl程序后就可以对它进展编译了，编译的最终目的是为了生成可以进展仿真、定时分析^p及下载到可编程器件的相关文件。仿真分析^p：结果如下：上图为仿真图的一局部，由于整个图太大，所以显示一局部即可，其余局部如图以上图规律一直递增，直到50m为止，然后再重复，如此循环。上图是局部输出的显示，由于整个图太大，所以只显示局部，其余局部如图递增。分析^p：由仿真图可以看出，当reset为0，enable为1时〔因为本实验中计数器的模值太大，为了尽可能多的观察出图形，可让reset一直为0，enable一直为1，即一直正常工作〕，输出值由0一直递增到50m，构成一个加法计数器，与我们设计的功能一致。3.七段译码器程序设计根本功能及原理：七段译码器是用来显示数字的，7段数码是纯组合电路，通常的小规模专用ic，如74或4000系列的器件只能作十进制bcd码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用vhdl译码程序在fpga或cpld中实现。本项实验很容易实现这一目的。输出信号的7位分别接到数码管的7个段，本实验中用的数码管为共阳极的，接有低电平的段发亮。七段译码器的逻辑符号：程序设计：软件编译：在编辑器中输入并保存了以上七段译码器的vhdl程序后就可以对它进展编译了，编译的最终目的是为了生成可以进展仿真、定时分析^p及下载到可编程器件的相关文件。仿真分析^p：仿真结果如以下图所示:分析^p：详细分析^p与实验一中七段译码器的分析^p一样，在此不再赘述。计数器和译码器连接电路的顶层文件原理图：原理图连接好之后就可以进展引脚的锁定，然后将整个程序下载到已经安装好的电路板上，即可进展仿真演示。实验心得：经过本次试验，我学到了很多。首先，我加强了对quartusii软件的掌握；其次，我掌握了电路图的顶层文件原理图的连接，学会了如何把自己设计的程序正确的转化为器件，然后正确的连接起来，形成一个整体的功能器件；最后，我学会了如何安装以及如何正确的把完好的程序下载到电路板上，并进展演示验证。实验三：大作业设计〔循环彩灯控制器〕实验目的：综合应用数字电路的各种设计方法，完成一个较为复杂的电路设计。实验内容：流水灯〔循环彩灯〕的设计设计任务：设计一个循环彩灯控制器，该控制器可控制10个发光二极管循环点亮，间隔点亮或者闪烁等花型。要求至少三种以上花型，并用按键控制花型之间的转换，用数码管显示花型的序号。根本原理：该控制器由两局部组成，一局部是一个50m的分频器，其主要用来控制花色变化的快慢；另一局部是一个彩灯控制器，该彩灯控制器可由两个开关控制花型的序号，10个输出分别控制10个发光二极管的亮暗，当输出为1时，该发光二极管亮，输出为0时，该二极管灭。将分频器的co端用来控制彩灯控制器的时钟，将两个器件连接起来。1.分频器的设计50m分频器与实验二中的分频器一样，这里不再赘述。2.彩灯控制器的设计根本原理：该彩灯控制器由时钟控制，reset异步清零，enable当做使能端，由两个开关do(0-1)来控制选择不同的花型，10个输出端lig(0-9)来控制10个led灯的亮灭。因为用了两个开关来控制花型，所以一共有4种花色。彩灯控制器的逻辑符号：程序设计：3.七段译码器的设计七段译码器是用来显示不同花型的序号的，其设计与实验一中的设计一样，这里不再赘述。循环彩灯控制器的原理图：仿真波形如下：第一种花型：第二种花型：第三种花型：第四种花型：仿真分析^p：将以上仿真波形图和程序比照，我们可以看到，仿真出来的波形和我们设计的功能一致，这说明vhdl程序是正确的。实验心得：本次试验是在没有教师指导的情况下自己完成的，我在参考了网上的程序的情况下，最终成功的设计并正确的演示出了循环彩灯的不同花型。通过本次试验，我真正的体会到了dea这门课的乐趣，也发现它对我们的学习和生活带来很大的方便。EDA实验报告文档篇二xx大学university《eda技术》实验报告学院：电子与信息工程学院专业：电子信息科学与技术姓名：xxx班级：xxx学号：xxxxxxxxx指导教师：xxx这是模板，仅供参考，做实验报告的步骤都有，大家最好自己操练下，里面只有三个实验的例子max+plus实验名称：设计作业〔实验一〕四选一多路选择器一、实验目的：熟悉max+plus软件的操作及应用二、实验步骤1建立存储工程的文件夹，如下：2.翻开max+plusii软件3.建立工程4.新建文本文件并以vhd格式保存〔〕5.敲入mux21代码使其生成四选一芯片5.1____max+pulsii/piler进展编译5.2____file/editsymbol即可对生成的四选一芯片进展编辑6.建立电路图文件并保存〔注意保存的名字不能与文本名字一致〕然后在空白处____右键再____entersymbol,双击刚刚建立的芯片即可接下来就构建原理图了进展编译后，假如要下载到开发板上的话还要选择引脚____此处拖到芯片的引脚即可7.建立波形图并保存____node/enternodesfrom...这样在波形图中就把电路图的输入输出引脚全部调进来了在里面选择各个输入引脚的的信号就行了经过编译后再仿真(____max+plus/simulator)就可得到输出的波形了max+plus设计作业〔实验二〕实验名称：全加器的制作一、实验目的：纯熟掌握max+plus软件的操作二、实验步骤图一时序仿真图形max+plus设计作业〔实验三〕实验名称：矩阵键盘的制作一、实验目的：熟悉max+plus软件的操作及应用二、实验步骤文件的设计libraryieee;use;use;entityscanselectisport(clk:instd_logic;ifres='0'thencnt:=“000”;2.生成的图形2.电路图层的设计EDA实验报告文档篇三eda实验报告张佳兴2220231738电气工程及其自动化1班一、verilog语言反响硬件特性举例cc(clk,en,cout)、input、output，这三个语句用verilog语言定义了一个逻辑器件，module后边括号内为端口名称，每个端口都对应硬件的一个引脚，引脚的输入输出性质都由input、output所定义，c语言中对变量的定义，都是int等反响数据大小的数据类型，不能反映硬件特性。存放器类型，表示一个具有保持作用的数据储存单元，它只能在always语句和initial语句中被赋值，并且它的值从一个赋值到另一个赋值被保存下来。这种类型就和实际芯片中的存放器作用一样，可以将其中数据状态保存一定时间，c语言中没有这一类型。语句当其检测到适当状态时，执行其中内容。always@〔posedgeclk〕语句就说明，检测到高电平执行，和实际芯片引脚状态变化引起内部变化原理一致，c语言中没有过程赋值这种语句，c中也没有对上下电平、上升下降沿的判断条件。g语言中的模块例化，将各个模块程序在例化程序里结合起来，在硬件层面就相当于将各个小的模块互相连接，构成一个大的模块，c语言中类似的形式是函数，一个函数可以有子函数，但是c中的函数不能反响硬件特性。二、数字频率计设计与调试总结在进展课程设计的过程中我遇到了以下几点困难：1.在最初设计时，没能利用硬件的思想来设计这个题目，导致频率频率计数的逻辑控制局部设计不清。在参考教师所提供的框图后理解应将逻辑控制局部单独设计成一个模块，通过en和clr来控制计数，这样技术局部就可以将之前的实验内容移植过来，非常简便。2.在设计过程中的，锁存局部原理没有搞懂。按照教师的框图，从前向后分析^p，发现锁存的时钟clk是之前逻辑控制局部的lock引脚所提供，这样就将每个周期所计得的频率结果在同一个时序通过锁存器向后传输。3.配置引脚时出错，将数码管的位选引脚顺序弄反，导致数码管显示错误。仔细检查，发现错误，改正后正常运行。4.在拓展功能一的设计中，将非常频局部弄错，最后出来的结果和预期差了一些。在当堂实验课中，这个错误我没能及时纠正，回来之后，我对应程序认真检查，发现我的非常频，被我设计成了逢9进1，导致最后结果错误。5.发现了自己很多语法问题，比方在过程赋值中对wire类型数据进展赋值导致错误，module定义的模块名称没有和文件名称对应导致错误等，最终我通过ppt及网络途径解决了这些问题。在这次实验中，根本功能全部实现，并且是我自行制作，拓展功能一，同样是我自行完成，不过我当时得到的结果有误差，实验后我已经发现了问题，改正了错误。拓展功能二没有实现。三、对课程的建议1.我希望教师以后的实验过程中可以有一个答疑环节，在实验前，我们可以对预习中不懂的局部进展提问。2..希望教师能增加一些课时，或者给我们一些课外时间去到实验室，我们的实验我自我感觉相对别的实验来说难度还是比拟大的，我觉得假如有充足的时间，洒家可以将拓展局部做出来，为自己争取更好的分数。EDA实验报告文档篇四eda课程实验报告移位相加8位硬件乘法器电路计ou1移位相加硬件乘法器设计一．实验目的1、学习移位相加8位硬件乘法器电路设计；2、学习应用eda技术进展工程设计的才能二．实验原理该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开场，假设为1，那么乘数左移后与上一次的和相加；假设为0，左移后以全零相加，直至被乘数的最高位。实验箱内部构造图：三．实验设备1.安装quartusii软件的pc一台；2.实验箱一个四．实验步骤1.输入以下vhdl程序：2.编译程序，并连接实验箱并下载3.在实验箱上按以下要求进展设置：①选择形式1②clkk控制移位相加速度，接clock0=4hz③a[7..0]、b[7..0]输入数据显示于此4个数码管上④dout[15..0]接数码管8/7/6/5，显示16位乘积：pio31—pio16⑤接键8〔pio49〕：高电平清0，低电平计算允许⑥a[7..0]接键2/1，输入8位乘数pio7—pio0〔形式1〕⑦b[7..0]接键2/1，输入8位被乘数pio7—pio0〔形式1〕五．实验结果实验程序编译运行后rtl电路图ou1〕2〔形式实验rtl电路a[7..0]接键2/1，输入8位乘数：a2〔十六进制〕b[7..0]接键4/3，输入8位被乘数：33〔十六进制〕可得结果dout[15..0]：2046〔十六进制〕六：心得体会通过电子设计的数字局部eda设计，我们掌握了系统的数字电子设计的方法，也知道了实验调试适配的详细操作方法。通过实验，进一步加深了对eda的理解，让我对它有了浓重的兴趣。但是在调试程序时，遇到了不少问题，编译下载程序时，总是有错误，在细心的检查下，终于找出了错误和警告，排除困难后，程序编译就通过了，心里终于舒了一口气。ou3EDA实验报告文档篇五eda实验报告姓名：汤灿亮学号：2023118060班级：1211自动化实验一quartusⅱ的设计流程一、实验目的：1、掌握quartusⅱ安装过程；2、熟悉quartusⅱ设计环境；3、掌握quartusⅱ的设计过程。二、实验内容：用文本输入法设计一个二进制加法器。三、实验步骤：〔一〕、创立工作文件夹在windows中新建一个文件夹〔又称工作库或worklibrary〕，用于保存设计工程工程的有关文件。注：设计工程工程的所有有关文件不能保存在根目录下，必须保存在一个文件夹之下。例如建立的文件夹：e：cnt10〔二〕、启动quartusii____quartusⅱ9.0图标翻开quartusⅱ9.0设计窗口。或____quartusⅱ9.0图标翻开quartusⅱ9.0设计窗口〔三〕、设计文件输入1、翻开输入文件编辑器____菜单filenew„选择veriloghdlfile建立一个文本设计文件。用文本输入法输入程序。2、保存文件，文件名同程序的模块名。后缀.v〔四〕、全编译〔逻辑综合〕1、创立工程____菜单filenewprojectwizard…….进展工程设置。完成工程文件夹的选定、工程名、顶层设计文件名〔主程序〕、编程器件的选择等工程设置。2、编译前的相关设置设置⑴选择pld芯片：assig____e____tssettingsdevice弹出的窗口中选择选择芯片。⑵选择配置芯片的工作方式assig____e____tssettingsdevicedevice-pinoptions弹出的窗口中首选general项，在options栏中选择auto-restart-configurationaftererror.⑶选择配置芯片和编程方式：assig____e____tssettingsdevicedevice-pinoptions弹出的窗口中选择configuration栏，在窗口中设置配置方式，配置芯片和是否需要生成压缩的配置文件。⑷选择输出设置：〔1〕-〔4〕项默认方式，可以不做任何操作，⑸选择目的器件闲置引脚的状态：assig____e____tssettingsdevicedevice-pinoptions弹出的窗口中选择unusedpins栏,在窗口中对闲置的引脚设置，推荐设置为asinputtri-stated。3、执行全程编译：processingstartpilation。完成对设计工程的检错、逻辑综合、构造综合、配置文件生成以及时序分析^p。〔五〕、功能仿真〔或时序仿真〕建议先做功能仿真，以检验设计工程的逻辑真确性，这样可以进步设计效率。1、功能仿真设置：assig____e____tssettings弹出的窗口中选择simulatorsettings。在右边simulationmode中选择functional.2、processinggeneratefunctionalsimulationlist,生成功能仿真所需的文件。3、建立波形文件并进展功能仿真⑴filenew，在窗口中选择vectorwaveformfile翻开向量波形文件编辑器。⑵设置仿真时间区域：可默认。一般几十微妙。时间区域过长，使仿真时间变长，影响仿真效率。⑶在向量波形文件编辑器中添加工程的相关引脚。原那么上是所有引脚，但有的工程引脚很多，可以只添加必要的一些引脚。双击向量波形文件编辑器name栏的空白区域后，会弹出一个“insertnodeorbus”对话框，在弹出的对话框中选择“nodefinder„”按钮，那么弹出“nodefinder„”对话框，选择filter：pins：all，然后____list，nodesfound栏将列出所有输入、输出端口。选择要观察的信号，____“》”命令按钮参加到观察目的窗口中。选择ok，那么在波形图中参加了待观察信号的图形。或者执行viewutilitywindowsnodefinder命令翻开nodefinder窗口,在弹出的窗口中将所需引脚拖入波形编辑器中。⑷编辑输入波形：对所有的输入引脚设置适宜的波形。⑸启动仿真器：processingstartsimulation.⑹观察分析^p仿真结果。仿真结果保存于文件“simulationreport”,此文件在仿真完成后会自动弹出。假设仿真结果有出入，重新修改程序，直到仿真结果没有问题。〔六〕、下载验证：1、芯片选择acex1kep1k30qc208-2;2、引脚锁定：3、全编译；4、下载线连接：将25针连下一端连接电脑lpt1口，一端连接到编程模块的db25接口，再用十针连线一头插入通用编程模块jtga下载接口处，另一头连接到目的芯片的下载接口。5、翻开实验箱电，将形式选择开关ctrl的〔2〕〔4〕〔8〕拨至on，使按键kd1,kd2，led1,led2,led3,led4,led5等有效。6、下载：toolsprogrammer,完成下载。7、拨动开关按键kd1,kd2验证电路。四、实验程序及仿真结果〔一〕、实验程序：时序仿真结果：波形文件及仿真：五、实验箱现象描绘注：在程序正确，正确操作实验箱并成功下载并正常运行程序的前提下，现象为：实验箱上一排设定的led灯，分别为4个表示四位二进制码，一个表示使能信号en，一个表示复位信号rst，一个表示置数信号，一个进位位cout,高电平时表示进位，四个用于置数的灯。en信号高电平有效，低电平起保持作用，rst低电平有效，起复位作用，load信号低电平有效，起置数作用。启动实验箱，让en灯亮〔高电平〕，rst灯亮〔高电平〕，load灯亮(高电平)，此时表示四位二进制码的led灯分别从0到9计数〔约为1s记一个数〕，到10的时候，显示数的四个led灯表示成0〔全灭〕，进位位灯〔cout〕闪动一次〔表示进一位〕，如此反复。使en灯熄灭〔低电平〕，显示数的灯停顿变动，保持在它当前所表示的数值。恢复en灯亮，继续计数。使rst灯熄灭〔低电平〕，显示数的灯立即变为全灭〔表示复位为0〕。设置任意值，使load灯熄灭〔低电平〕，显示灯变成设置的数值，然后正常计数。六、心得体会在这次实验中，quartusii软件是英文版的，一下根本功能在第一次中还是不够熟悉，通过问教师同学，渐渐的理解到quartusⅱ软件的根本使用方法，以及从编写程序到下载到实验箱验证运行的根本流程，实验二用原理图输入法设计2位频率计一、实验目的：1．熟悉和掌握用quartusⅱ的原理图输入方法设计简单数字系统的方法，并通过一个2位频率计的设计掌握用eda软件进展数字系统设计的详细流程。2.掌握用eda技术的层次化设计方法；3.掌握多个数码管动态显示的原理与方法二、实验内容用原理图输入法设计一个2位频率计三、实验步骤1.在顶层文件设计窗口中设计频率计，频率计的设计分成几局部设计，分别是一个2位十进制计数器，一个时序控制电路，一个显示电路模块。2.先设计2位十进制计数器，如图显示为设计好的2位十进制计数器。步骤：〔1〕、____file—new，弹出如下图窗口，____designfile中blockdiagram/schematicfile，再____ok即可。〔2〕、在弹出的bdf文件设计窗口中设计所需的设计，设计完成后，____编译按钮，编译无误后，再进展时序仿真。结果如图：〔3〕、即可____file—created/update—createsymbolfilesforcurrentfile.生成元件符号，供高层次设计调用。注意：需要独立建立工程，2位十进制计数器的工程名和bdf文件名都为counter8。3、设计时序控制电路，设计步骤与设计2位类似，设计完成后，一样需要设计文件符号供高层次设计调用，如图为设计好的时序控制电路。4.在顶层设计窗口中设计顶层设计，最终的设计如图进展时序仿真无误后进展波形仿真，结果如图：可以从波形仿真中看出，当输入的待测信号的周期为410ns的时候，所测的的频率的最后两位为39。四、试验箱验证及现象描绘引脚正确设定并正确下载到试验箱后，调节待测信号频率，当输入为4hz时，数码管上显示04，当输入为8hz,数码管上显示08，当输入为16hz时，数码管上显示为16，当输入为128hz时，数码管上显示为28。五、心得体会这次实验中，按照书上面的接线图，完成根本的接线，然后在电脑上面设计原理图，进展实验的测试，掌握用eda技术的层次化设计方法，在实验中也出现过点失误，软件运行出错，经过检查，发现软件没有破解，在实验中还是要注意小细节。实验三简易正弦波信号发生器设计一、实验目的：１、进一步熟悉quartusii设计流程；２、熟悉lmp_rom与ｆｐｇａ硬件资的使用方法。３、熟悉signaltapii嵌入式逻辑分析^p仪的使用方法。二、实验内容用原理图设计一个简易的正弦波信号发生器。三、实验步骤1.建立一个工程，取名为sin_gnt。文件，用直接编辑法。____file—new—memoryfile—memoryinitializationfile,____ok，选number为128位，wordsize为8位，____ok,填写表格，结果如图3.以原理图方式对lpm_rom进展设置和调用，在工程原理图编辑窗中双击，出现symbol框图中____megawizardplug-