第3章门电路教学课件

数字系统的层次

系统逻辑单元逻辑门

CMOS电路硅片电路7/22/20231本章主要问题NMOS（PMOS）-FET器件的基本工作原理？基本门电路构成及其工作原理？CMOS电路的非逻辑门原理？

CMOS电路的与逻辑门原理？

CMOS电路的或逻辑门原理？CMOS电路复合逻辑门电路的逻辑判定？掌握门电路电气方面的基础知识，以便构建出符合实际要求的电路和系统

7/22/20232习题

1、自学软件EWB。2、用一个NMOS管和一个PMOS管构成一个反相器，测试它的稳态特性与动态特性，写出测试报告。3、完成练习P127：3，16，17，59，60，61，66，76，80。第3章门电路（续）7/22/20233设计与制造一个模拟电路是困难的，而对数字电路则不然。3.1逻辑信号与门电路数字逻辑将物理量实际值的无穷集映射为两个子集，隐藏了模拟世界的缺陷。由于在很大范围内的连续量被表示为同一个二进制值，所以数字逻辑能够大大避免元件和电源的变化以及噪声的影响。7/22/20234电路可将“微弱”信号再生为“强”信号，使数字信号能够在不损失任何信息的情况下，可以传输任意远的距离。3.1逻辑信号与门电路电平与逻辑低电平：表示低电压范围的信号，常解释为逻辑0；高电平：表示高电压范围的信号，常解释为逻辑1。用0对应低电平、1对应高电平称为正逻辑;用1对应低电平、0对应高电平称为负逻辑（不常用）。7/22/202353.1逻辑信号与门电路（续）7/22/20236

3种基本逻辑单元（门电路）3.1逻辑信号与门电路（续）7/22/20237反相门（非基本逻辑单元）3.1逻辑信号与门电路（续）7/22/20238

组合逻辑电路：输出只依赖于当前输入的逻辑电路，其运算操作可由真值表完全描述。3.1逻辑信号与门电路（续）7/22/20239一个简单电路3.1逻辑信号与门电路（续）7/22/202310定时图(时序图)：表示电路如何对变化的输入信号产生响应。逻辑信号在0和1之间的变化不是立即发生的；输出对输入变化的响应会有一点延迟。3.1逻辑信号与门电路（续）7/22/202311逻辑系列：一些不同的集成电路芯片的集合，这些芯片有类似的输入、输出及内部电路特征，但逻辑功能不同。3.2逻辑系列同一系列的芯片可通过互连实现任意逻辑功能。不同系列的芯片可能不匹配，它们可能采用不同的电源电压，或以不同的输入、输出条件来代表逻辑值。因此，它们可能不能直接互连。最成功的系列晶体管-晶体管逻辑（Transistor-TransistorLogic，TTL）；CMOS逻辑（ComplementaryMOS）。7/22/202312

CMOS逻辑电平3.3CMOS逻辑将“微弱”信号再生为“强”信号小信号大信号7/22/202313

MOS晶体管3.3CMOS逻辑（续）

电阻特别大，断开状态；电阻特别小，导通状态。

栅极与其它极之间电阻极大，电流很小，称为漏电流。通过电容耦合。7/22/202314

CMOS反相器(非门)3.3CMOS逻辑（续）VinVoutVdd=+5.0VQ2p沟道Q1n沟道INOUT

CMOS电路的开关模型

CMOS逻辑电路很省电7/22/202315

CMOS与非门3.3CMOS逻辑（续）

CMOS或非门7/22/2023163.3CMOS逻辑（续）扇入：在特定的逻辑系列中，门电路所具有的输入端的数目，被称为该逻辑系列的扇入（系数）。7/22/2023173.3CMOS逻辑（续）非反相门逻辑上的求反是“免费”获得的，而且用少于反相门所需的晶体管数目来设计非反相门电路是不可能的。

CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门连接组成。7/22/2023183.3CMOS逻辑（续）与或非门和或与非门7/22/2023193.4CMOS电路的稳态电气特性根据右图，可定义小于2.4伏的电压为CMOS低输入电平，而大于2.6伏的电压为高输入电平。仅当输入在2.4伏和2.6伏之间时，反相器产生非逻辑输出电压。工程实践表明，对于高、低电平，应采用更为保守的规定。7/22/2023203.4CMOS电路的稳态电气特性（续）直流噪声容限：一种对噪声大小的度量，表示多大的噪声会使最坏输出电压被破坏成为不可识别的输入值。

VOHmin

输出为高态时的最小输出电压。

VOLmax

输出为低态时的最大输出电压。

VIHmin

能保证被识别为高态时的最小输入电压。

VILmax

能保证被识别为低态时的最大输入电压。

VCC–0.1伏

地+0.1伏0.7VCC

0.3VCC7/22/2023213.4CMOS电路的稳态电气特性（续）

输出电流

IOLmax：输出低电平且仍能维持输出电压不大于VOLmax时，输出端能吸收的最大电流，又称为最大灌电流。

IOHmax：输出高电平且仍能维持输出电压不小于VOHmin时，输出端可提供的最大电流，又称最大拉电流。若输入电压不是非常接近于供电轨道，则“导通”或“断开”都不会彻底，输出电压将偏离供电轨道，门电路自身的功耗将大大增加。7/22/2023223.4CMOS电路的稳态电气特性（续）

扇出：门电路在不超出其最坏输出情况的条件下，能够驱动的输入端个数。扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。（直流）扇出的计算必须分别考虑输出为高电平和低电平两种状态。（交流）扇出：输出端对寄生电容的充放电能力，但很难能像直流扇出那样精确地计算出来，它影响电路的工作速度。当输出负载大于扇出能力时：输出低态时，输出电压可能高于VOLmax；

输出高态时，输出电压可能低于VOHmin；

输出传输延迟可能大于规格说明的延迟值；输出的上升和下降时间可能大于规格说明的值；器件工作温度可能升高，从而降低其可靠性，最终引起器件失效。7/22/202323不用的输入端

3.4CMOS电路的稳态电气特性（续）保护CMOS电路用能导电的包装纸、管子或塑料来进行包装；处理CMOS器件之前，接触一下电源的接地金属或其他接地源；电路制作者或技师们工作时，身体上不能积聚静电；先接通CMOS电路的电源，然后才能接输入信号。7/22/2023243.5CMOS电路的动态电气特性转换时间上升时间通常比下降时间长，与晶体管的导通电阻和负载电容有关；可用时间常数来进行估计。7/22/2023253.5CMOS电路的动态电气特性（续）传播延迟7/22/2023263.5CMOS电路的动态电气特性（续）

CMOS电路的功耗交流开关功耗总动态功耗静态功耗—很小动态功耗—是主要部分直流开关功耗7/22/2023273.6其他CMOS输入和输出结构

传输门

高电平主要经PMOS管导通，低电平经主要NMOS管导通。二选一多路开关当S为低态时，X“输入”和Z“输出”相连。S为高态时，Y与Z相连。7/22/2023283.6其他CMOS输入和输出结构（续）

施密特触发器输入结构采用内部反馈的特殊电路，依输入是从低到高变化还是从高到低变化来移动开关门限；高低两个门限电压之差称为滞后，典型值为0.8V。7/22/2023297/22/2023303.6其他CMOS输入和输出结构（续）三态（高阻态）

输出好像没有与电路连上，只有很小的漏电流流进或流出输出端；有一个“输出使能”端，用来控制输出是否处于高阻态；多个三态输出连在一起形成三态总线，任何时候最多只有一个输出端被使能。7/22/2023313.6其他CMOS输入和输出结构（续）漏极开路输出

外部上拉电阻的值越小，电阻上拉能力越强，但阻值也不能任意小；通常输出从低到高的转换时间与有源上拉的标准门相比要长得多；可用于驱动发光二极管、继电器等，驱动总线、实现线连逻辑。7/22/2023323.6其他CMOS输入和输出结构（续）驱动二极管驱动小型继电器7/22/202333实现线连（线与）逻辑线与逻辑不能使用带有源上拉的门电路来实现；总线“侦听”3.6其他CMOS输入和输出结构（续）驱动总线7/22/2023343.7CMOS逻辑系列

4000系列：功耗很低，但速度慢，不易与当时最流行的双极型TTL相匹配；

HC（高速CMOS）和HCT（高速CMOS，TTL兼容）系列：比4000系列有更高的速度和更强的驱动能力，前者用于只采用CMOS逻辑的系统中，后者可与TTL器件互相配合使用；VHC（VeryHigh-speedCMOS）和VHCT（VeryHigh-speedCMOS，TTLcompatible）系列：工作速度是HC/HCT系列的2倍；

HC/HCT，VHC/VHCT系列具有对称输出驱动能力，即输出端能吸收或提供同样大小的电流；

FCT（FastCMOS,TTLcompatible）系列：它在减少功耗并与TTL完全兼容的条件下，能达到和超过最好的TTL系列的速度和驱动能力；“74”与“54”7/22/2023353.8双极逻辑二极管逻辑7/22/2023363.8双极逻辑（续）晶体管逻辑反相器7/22/2023373.9晶体管—晶体管逻辑与非门7/22/2023383.9晶体管—晶体管逻辑（续）或非门7/22/2023393.9晶体管—晶体管逻辑（续）逻辑电平噪声容限

扇出系数虽然TTL高态和低态的扇出系数相同，但它们的电流输出能力具有明显的不对称性，低态时可吸收8mA，而在高态时只能提供400µA。当用TTL驱动发光二极管、继电器或其它大功率器件时，常用低电平驱动方式。7/22/20