工学数字电子技术-第三章-逻辑门电路课件

第3章逻辑门电路3.3TTL集成逻辑门电路3.4CMOS集成逻辑门电路3.5集成门电路的应用3.2分立元件门电路3.1概述学习要点分立元件门电路的构成TTL集成逻辑门电路功能及特点CMOS集成逻辑门电路功能及特点逻辑电路使用过程中的注意问题3.1概述逻辑门电路由具体器件构成能够实现基本和常用逻辑关系的电子电路，简称门电路。

(常用逻辑门电路：与门、或门、非门、与非门、或非门、三态门和异或门等。)

数字集成电路:

TTL门电路：一种是由三极管组成的双极型集成电路，例如晶体管-晶体管逻辑电路。

CMOS门电路：一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS逻辑电路。主要有双极型的TTL门电路和单极型的CMOS门电路。3.2分立元件门电路3.2.1晶体管开关特性3.2.2基本晶体管门电路

理想开关

(1)开关闭合时，开关两端电压为0；(2)开关断开时，其流过的电流为0，其两端间呈现的电阻为无穷大；且开关的转换在瞬间完成。

半导体二极管、三极管和MOS管，是构成这种电子开关的基本开关元件。可用逻辑变量的“1”“0”来表示。导通时，相当于开关闭合；截止时，相当于开关断开。3.1.1晶体管开关特性二极管的开关特性（1）静态特性。二极管当作开关来使用正是利用了二极管的单向导电性。

当外加正向电压大于死区电压时，二极管呈现很小的电阻处于导通状态，相当于开关闭合，一般硅管的正向导通压降UD约为0.6~0.7V，锗管约为0.2~0.3V。

当二极管两端加上反向电压时，在开始很大范围内，二极管相当于非常大的电阻，反向电流极小，二极管处于截止状态，此时相当于开关断开。开关等效电路

伏安特性曲线普通二极管反向击穿后，将失去单向导电性。注意：mAiD/uD/0.50.7(VT)（2）动态特性。通常情况下，二极管从截止变为导通和从导通变为截止都需要一定的时间，不能象理想开关那样瞬间完成。而且从导通变为截止所需的时间更长一些。一般把二极管从导通到截止所需的时间称为反向恢复时间tre。若输入信号频率过高，负半周宽度小于tre时，二极管会双向导通，失去单向导电作用。因此高频应用时需要考虑此参数的影响。2.三极管的开关特性（1）静态特性。其中为三极管的导通电压，如硅管此时，、均近似为0，三极管的集电极和发射极之间相当于开关断开

在开关状态下，三极管主要工作在饱和区（开关闭合）和截止区（开关断开），放大区只是极短暂的过渡状态。A、截止区B、饱和区其中，为临界饱和电流。三极管的发射结正偏，集电结正偏，集电极和发射极间电压为反向饱和电压UCES（0.2～0.3V左右）。饱和越深，UCE越小。三极管的集电极和发射极间相当于短路状态。三极管相当于一个由基极电流控制的开关。开关等效电路（2）动态特性。延迟时间td,上升时间tr存储时间ts,下降时间tf

从截止到饱和所需的时间。

从饱和到截止所需的时间。开通时间ton=td+tr关闭时间toff=ts+tf开关时间越短，开关速度越高，在高频应用时需要特别注意考虑这个问题。3.2.2基本晶体管门电路

电位--指绝对电压的大小。电平--指一定的电压范围。门电路的输入和输出信号都是用电平（或电位）的高低来表示的。高电平和低电平又可用逻辑“1”和逻辑“0”表示，这样可以得到逻辑电路的真值表，便于进行逻辑分析。

二极管构成的与门逻辑状态表ABF0（0V）0（0V）0（0.7V）0（0V）1（3V）0（0.7V）1（3V）0（0V）0（0.7V）1（3V）1（3V）1（3.7V）与门电路波形图

2.二极管构成的或门电路图和符号或门逻辑状态表ABF0（0V）0（0V）0（0V）0（0V）1（5V）1（4.3V）1（5V）0（0V）1（4.3V）1（5V）1（5V）1（4.3V）电路波形图

3.三极管构成的非门电路逻辑状态表

AF0（0V）1（12V）1（3V）0（0.3V）电路波形图

数字电路逻辑符号中，若在输入端加小圆圈，表示输入低电平信号有效。若在输出端加小圆圈，表示输出信号取反。与非门电路

逻辑状态表

ABF0（0V）0（0V）1（5.7V）0（0V）1（5V）1（5.7V）1（5V）0（0V）1（5.7V）1（5V）1（5V）0（0.3V）与非门电路波形图。

这种分立元件的门电路虽然电路结构简单，但由于二极管正向压降的影响会产生电平偏离，并且速度较低、带负载能力差，现在一般都被集成逻辑门电路所取代。3.3TTL集成逻辑门电路

3.3.1TTL与非门电路3.3.2TTL集电极开路门和三态门电路3.3.3TTL集成电路的系列产品3.3.1TTL与非门电路输入级和输出级均采用晶体三极管，称为晶体三极管-晶体三极管逻辑电路，简称TTL电路。电路结构（1）输入级。对输入变量实现“与”运算，输入级相当于一个与门。（2）中间级。实现放大和倒相功能。向后级提供两个相位相反的信号，分别驱动T3、T4管。（3）输出级。减小电路的输出电阻，提高输出带负载能力和抗干扰能力。T3和T4管总处于一管导通而另一管截止的工作状态。2.工作原理当输入全为高电平，UA=UB=3.6V，T1的两个发射结都反偏，集电结正偏。T2和T4饱和导通。T3和D3都截止，输出低电平。

当输入中至少有一个为低电平时，T1的两个发射结必然有一个导通，T2和T4均截止，而此时T3和D3导通，输出高电平。即输入输出之间实现了“与非”的逻辑关系。=5V-0.7V-0.7V=3.6V电压传输特性是指输出电压随输入电压变化的关系曲线，即3.TTL与非门传输特性AB--截止区--线性区--转折区--饱和区BCCDDE4.主要参数（1）输入和输出的高、低电平。

输入低电平的上限值UIL（max）输入高电平的下限值UIH（min）输出低电平的上限值UOL（max）输出高电平的下限值UOH（min）UOFFUSHUOHUNHUIHUNLUILUON（2）开门电平UON和关门电平UOFF。开门电平：保证输出为标准低电平（USL=0.3V）时，所允许的最小输入高电平，即只有当时，输出才是低电平。关门电平：保证输出电压为标准高电平(USH=3.0V)时，所允许的最大输入低电平，即只有当时，输出才是高电平。（3）阈值电压UTH。电压传输特性曲线转折区的中点所对应的输入电压值--使输出发生高低电平转换的输入电压值，也称门槛电压。TTL与非门的阈值电压UTH=1.4V左右。（4）噪声容限。保证电路正常输出的前提下，输入电平允许波动的最大范围。输入高电平噪声容限UNH：输入高电平时，保证TTL电路仍可正常输出的最大允许负向干扰电压。UNH＝UOH（min）—UIH（min）

显然，输入低电平噪声容限UNL：

输入低电平时，保证TTL电路仍可正常输出的最大允许正向干扰电压。UNL＝UIL（max）—UOL（max）

噪声容限越大，集成门电路的抗干扰能力越强。输入噪声容限示意图（5）传输延迟时间tpd

。

电路在动态脉冲信号作用下，输出脉冲相对于输入脉冲延迟了多长时间。tPHL

--输出电压由高变低，输出脉冲的延迟时间；tPLH

--输出电压由低变高，输出脉冲的延迟时间。这两个延迟时间的平均值称为平均传输延迟时间tpd。TTL门电路的平均传输延迟时间tpd一般在20nS左右。（6）扇入扇出数。扇入数：

--门电路输入端的个数，用NI表示。对于一个2输入的“与非”门，其扇入数NI＝2。扇出数：

--门电路在正常工作时，所能带同类门电路的最大数目，它表示带负载能力。拉电流负载门的个数：（存在高电平上限值）。灌电流负载门个数：（低电平存在上限值）通常逻辑器件扇出数须通过计算或实验的方法求得。若NOL≠NOH，一般取两者中的最小值。为了能够保证数字电路或系统能正常工作，在设计时还需要注意要留有一定的余地。5.常用TTL与非门集成芯片74LS00——4-2输入与非门74LS04——6反相器74U20——2-4输入与非门74LS08——4-2输入与门74LS02——4-2输人或非门74LS86——异或门74LS00引脚图和逻辑符号

例如图所示电路，已知74LS00门电路参数为：IOH/IOL=1.0mA/-20mA,IIH/IIL=50μA/-1.43mA求门GP的扇出数是多少？解：门GP输出低电平时，设可带门数为NL：

门GP输出高电平时，设可带门数为NH：

取最小值，扇出系数=14。3.3.3其他功能的TTL门电路TTL集电极开路与非门（OC门）OC门的输出级三极管T4集电极悬空，即输出管T4集电极开路，故称为集电极开路门。使用时需要外接负载电阻RL（或称上拉电阻）及电源。逻辑符号OC门主要作用1、实现“线与”

--将两个以上门电路的输出端直接并联以实现“与”逻辑的功能。当两个OC门输出F和F’均为低电平（T4和T4’均饱和导通）时，整个输出为低电平；当T4和T4’其中一个为低电平时，一个导通一个截止，整个输出仍为低电平。只有当两个同时输出高电平时，整个电路输出才会高电平。将若干个OC门输出端连接在一起再接一个上拉电阻和电源，即可构成各输出变量间的“与”逻辑--“线与”。3、OC门应用于实现电平转换OC门实现电平转换

OC门驱动发光二极管

2、OC门可以用来驱动显示器2.三态门输出门（TSL门）三态门是在普通门电路的基础上，在电路中添加控制电路，它的输出状态除了高电平、低电平外还有第三种状态：高阻态。高阻态输出端相当于开路。EN端信号电平有效时，门电路允许输出；EN端信号电平无效时，输出端既不是高电平又不是低电平，呈开路状态，即高阻态。高阻态并无逻辑值，仅表示电路与其他电路无关联，所以三态电路仍是二值逻辑电路。

三态门主要用于总线分时传送信号。注意：EN控制端信号有效电平有正有负，视不同门电路而不同，但多数为低电平有效，常在EN端用一个小圆圈表示。低电平有效三态与非门高电平有效的三态与非门电路真值表

ENABF10011011110111100××高阻门电路的三态输出主要应用于多个门输出共享数据或控制信号总线传输，这样可以减少输出连线。为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平）。3.3.4TTL集成电路的系列产品74系列：中速系列，TTL集成电路早期产品，平均传输延迟时间约为10ns，但平均功耗每门约10mW，现已基本淘汰。74L系列：为低功耗TTL系列，又称LTTL系列。74H系列：高速系列，采用抗饱和三极管，在工作速度方面得到改善，平均传输延迟时间约为普通型的二分之一，约为6ns，但是平均功耗增加了，每门约为22mW。74S\74LS（又称STTL）系列：为肖特基系列。工作速度和功耗均得到了明显改善。速度和功耗上较前系列进一步提高。其速度和功耗介于74AS和74ALS系列之间，广泛应用于速度要求较高的TTL逻辑电路。74F系列：74AS和74ALS系列：TTL门电路使用注意事项

电源电压范围TTL集成电路的电源电压允许变化范围较窄，54系列电源一般为5V0.5V；74系列电源为5V0.25V。因此必须使用+5V稳压电源。2.对多余输入端的处理对于TTL电路，多余的输入端是允许悬空。悬空时，该端的逻辑输入状态一般都作为“1”高电平对待。但最好不要悬空，这样易受干扰。

对多余输入端的处理以不改变逻辑关系及稳定可靠性为前提，要根据实际需要作适当处理。一种方法是将多余输入端并联使用。但速度会降低，工作速度要求不高时可以采用这种方法。另一种方法可根据逻辑关系的要求接地或接高电平。与门（与非门）的多余输入端可以通过1～3KΩ电阻或直接接到电源正端，或门（或非门）的多余输入端可以接地。3.输出端的处理普通TTL门电路输出端不允许直接并联或接电源、接地使用，否则将会使电路的逻辑功能混乱并损坏器件。TSL门电路输出端可以并联使用；OC门输出端也可以并联使用，但公共端与电源间要接有负载RL。3.4CMOS集成逻辑门电路3.4.1COMS 反相器3.4.2常用CMOS逻辑门电路3.4.3CMOS逻辑门系列--是互补金属—氧化物—半导体场效应管门电路的简称。它是由增强型PMOS管和增强型NMOS管组成的互补对称MOS门电路。

CMOS电路较之TTL电路具有以下优点：功耗低、静态电流小（约为纳安数量级）、抗干扰能力强、电源电压范围宽、输入阻抗高、负载能力强等，应用广泛。

CMOS集成逻辑门电路3.4.1COMS反相器1、MOS管的符号S(源极)G(栅极)D(漏极)S(源极)G(栅极)D(漏极)B(衬底)B(衬底)（a）NMOS管（b）PMOS管3.4.1CMOS反相器2、CMOS反相器（1）工作原理。在模拟电路中我们得知CMOS电路由一个N道沟增强型MOS管和一个P道沟增强型MOS管互补组成。如图。其中Tp为PMOS管，Tn为NMOS管。当输入电压uI为低电平时，Tn

截止，Tp导通,uO输出高电平。当输入电压为高电平时,Tp截止，Tn导通，输出UO为低电平。因此，CMOS电路具有反相功能。CMOS主要特点（1）输入电阻高（2）电压传输特性好

(3）静态特性好（4）抗干扰能力强（5）扇出系数大

(6)电路电压范围大注意：CMOS门电路的输入端不应悬空。在TTL门电路中，输入端引脚悬空相当于接高电平。但在CMOS门电路中，输入端悬空时一个不确定因素，因此必须根据需要接高电平或接低电平接地。本章小结1．门电路是构成各种复杂数字电路的基本单元。半导体二极管加正向电压时，相当于开关闭合；加反向电压时，相当于开关断开。（单向导电性）2．在门电路中作为开关器件的有二极管、三极管和MOS管。半导体三极管--截止，相当于开关断开；--饱和，相当于开关闭合。即相当于一个由基极电流控制的开关。MOS管是一种电压控制器件。在数字电路中MOS管工作于可变电阻区和截止区，导通时相当于开关闭合，截止时相当开关断开。3．分立元件门电路是最简单的门电路，可由半导体二极管、三极管构成基本逻辑电路，是集成逻辑门电路的基础，但体积大、工作可靠性较差。4．TTL集成逻辑门电路提高了开关速度，也使电路有较强的驱动负载的能力和抗干扰的优点。在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门，它们能够实现线与，还可用来驱动需要一定功率的负载。5．CMOS电路由PMOS管和NMOS管组成互补MOS电路，具有功耗低、集成度高、扇出系数大、开关速度高、噪声容限大、抗干扰能力强等优点。6．在逻辑电路使用过程