时序逻辑电路1课件

第五章时序逻辑电路

学习目标简述同步时序逻辑电路和异步时序逻辑电路的特点。阐明同步时序逻辑电路的分析和设计方法，并熟练运用。说明异步时序逻辑电路的设计思想。阐明移位寄存器、计数器等常用时序逻辑电路的逻辑功能及其应用特点。阐述计数器的有关概念，熟练设计计数器电路。简述运用MSI实现时序逻辑电路设计的基本方法。运用MSI设计方法，设计任意进制计数器电路。第五章时序逻辑电路

第一节概述

一、时序逻辑电路的特点在时序逻辑电路中，任一时刻的输出不仅取决于该时刻的输入信号，而且还取决于电路原来的工作状态。第五章时序逻辑电路

第一节概述

一、时序逻辑电路的特点时序逻辑电路，包括组合电路和存储电路两部分，时序电路的状态是靠具有记忆功能的存储电路来记忆和表征的。存储电路可以由触发器构成，也可以由带反馈的组合延迟电路来实现。第五章时序逻辑电路

第一节概述

一、时序逻辑电路的特点组合逻辑电路至少有一个输出反馈到存储电路的输入端，存储电路的状态至少有一个作为组合电路的输入，与其它输入信号共同决定电路的输出。第五章时序逻辑电路

第一节概述

二、时序逻辑电路的功能描述触发器就是最简单的时序逻辑电路，因此触发器逻辑功能的描述方法也适用于时序逻辑电路。其主要方法有逻辑方程式、状态转换表、状态转移图和时序图（工作波形图）等。外部输入信号存储电路的输出信号电路的输出信号存储电路的输入信号第五章时序逻辑电路

第一节概述

二、时序逻辑电路的功能描述逻辑方程式包括：Z(tn)=F[X(tn),Y(tn)]

电路输出函数W(tn)=G[X(tn),Y(tn)]

存储电路的激励函数Y(tn+1)=H[W(tn),Y(tn)]

存储电路的状态方程外部输入信号存储电路的输出信号电路的输出信号存储电路的输入信号第五章时序逻辑电路

第一节概述

三、时序逻辑电路的分类按其状态改变方式的不同，可分为同步时序逻辑电路和异步时序逻辑电路。按其输入与输出信号的关系不同，可分为米里(Mealy)型和摩尔(Moore)型两类。第五章时序逻辑电路

第二节时序逻辑电路的分析时序逻辑电路的分析，就是对一个给定的时序逻辑电路，找出在输入信号及时钟信号作用下，电路状态和输出的变化规律，从而确定该电路的逻辑功能。分析时序逻辑电路可按以下步骤进行。例一试分析下图所示的同步时序电路。第五章时序逻辑电路

第二节时序逻辑电路的分析该电路是“101”序列检测器第五章时序逻辑电路

第三节计数器计数器是统计输入脉冲个数的时序电路。在数字系统中，它主要用于计数、定时、分频及执行数字运算等。根据计数器结构的不同，常分为同步计数器和异步计数器。根据计数器在计数过程中数值增、减的情况不同，可分为递增计数器、递减计数器和可逆计数器。根据计数器计数长度（模值）的不同，可分为二进制计数器和非二进制计数器（任意进制）。第五章时序逻辑电路

第三节计数器同步二进制计数器第五章时序逻辑电路

第三节计数器同步二进制计数器

4位同步二进制可逆计数器同步十进制计数器异步二进制计数器第五章时序逻辑电路

第三节计数器中规模集成计数器

74LS161第五章时序逻辑电路

第三节计数器中规模集成计数器

74LS290第五章时序逻辑电路

第四节寄存器和移位寄存器寄存器是一种重要的数字逻辑部件，常用来暂时存放数据、指令等。在实际应用中，有时还需要将寄存器中的数据进行移位，具有移位功能的寄存器称为移位寄存器。移位寄存器通常又分为单向移位寄存器和双向移位寄存器。第五章时序逻辑电路

第四节寄存器和移位寄存器寄存器主要由触发器构成。一般应具有接收、存放和清除数码的功能。第五章时序逻辑电路

第四节寄存器和移位寄存器移位寄存器可以有四种工作方式：串行输入—串行输出；串行输入—并行输出；并行输入—串行输出；并行输入—并行输出。第五章时序逻辑电路

第五节时序逻辑电路的设计时序逻辑电路设计的几种方法采用标准的小规模集成器件触发器和门电路，通过一般步骤得到符合要求的逻辑电路。采用标准中、大规模集成组件进行逻辑设计。采用由软件组态的大规模集成器件，如：微处理器等设计应用系统。可编程逻辑器件是设计现代数字系统的理想期间，以其高性能、高可靠性、可擦除及输出逻辑可组态的特性，使数字系统设计大大简化。第五章时序逻辑电路

第五节时序逻辑电路的设计时序逻辑电路的设计，就是根据给定问题的逻辑要求，设计出满足其逻辑要求的电路，并力求电路最简，工作稳定。分析设计要求，建立原始状态图或状态表状态化简及状态分配和状态编码选定触发器的类型写出驱动方程检查电路能否自启动画出逻辑电路图。第五章时序逻辑电路

第五节时序逻辑电路的设计时序逻辑电路设计的一般步骤根据设计要求进行逻辑抽象，画出原始状态转换图或列出状态转换表。例：试设计一个串行数据检测器，它具有一个输入端和一个输出端，输入X为一串随机信号，当连续输入三个或三个以上的1时，输出为1，否则输出为0。

X：00101100111011111000101011Z：00000000001000111000000000我们首先假设以下几个状态：S0——没有输入1以前的状态；S1——输入一个1以后的状态；S2——连续输入两个1以后的状态；S3——连续输入三个或三个以上1以后的状态。第五章时序逻辑电路

第五节时序逻辑电路的设计时序逻辑电路设计的一般步骤根据设计要求进行逻辑抽象，画出原始状态转换图或列出状态转换表。例：试设计一个串行数据检测器，它具有一个输入端和一个输出端，输入X为一串随机信号，当连续输入三个或三个以上的1时，输出为1，否则输出为0。

X：00101100111011111000101011Z：00000000001000111000000000第五章时序逻辑电路

第五节时序逻辑电路的设计时序逻辑电路设计的一般步骤状态化简：通过观察，找等价状态，然后进行合并。例：试设计一个串行数据检测器，它具有一个输入端和一个输出端，输入X为一串随机信号，当连续输入三个或三个以上的1时，输出为1，否则输出为0。

X：00101100111011111000101011Z：00000000001000111000000000第五章时序逻辑电路

第五节时序逻辑电路的设计时序逻辑电路设计的一般步骤选定触发器类型、求输出方程、状态方程和驱动方程。第五章时序逻辑电路

第五节时序逻辑电路的设计时序逻辑电路设计的一般步骤根据驱动方程，画出逻辑电路图。并检查能否自启动。第五章时序逻辑电路

第五节时序逻辑电路的设计用MSI实现时序逻辑电路MSI计数器74LS290简介第五章时序逻辑电路

第五节时序逻辑电路的设计用MSI实现时序逻辑电路MSI计数器74LS290应用例：试用74LS290构成七进制计数器。第五章时序逻辑电路

第五节时序逻辑电路的设计例：试设计一个串行数据检测器，要求连续输入四个或四个以上的1时，输出为1，其它情况输出为0。第五章时序逻辑电路

第五节时序逻辑电路的设计例：试设计一个串行数据检测器，要求连续输入四个或四个以上的1时，输出为1，其它情况输出为0。第五章时序逻辑电路

第五节时序逻辑电路的设计异步时序电路的设计例：试用JK触发器设计一个8421码异步五进制计数器。第五章时序逻辑电路

第五节时序逻辑电路的设计异步时序电路的设计例：试用JK触发器设计一个8421码异步五进制计数器。第五章时序逻辑电路

第五节时序逻辑电路的设计中规模集成器件的应用用MSI计数器实现任意进制计数器试用复位法将74LS161接成十进制计数器。第五章时序逻辑电路

第五节时序逻辑电路的设计中规模集成器件的应用用MSI计数器实现任意进制计数器试用置位法