34算术逻辑运算部件详解课件

3.4算术逻辑运算部件本节需解决的关键问题：

如何以加法器为基础，实现各种运算处理。解决思路：复杂运算四则运算加法运算

在加法器的基础上，增加移位传送功能,并选择输入控制条件。1加法单元i

Ai

Bi

Ci-1Ci∑i（本位操作数）（低位进位）（本位进位）（本位和）3.4.1加法单元1.加法单元的输入和输出一个输入为1时:∑i为1，Ci为0；两个输入为1时:∑i为0，Ci为1；三个输入为1时:∑i为1，Ci为1。22.全加器（1）逻辑一∑i

=(Ai+Bi)+Ci-1Ci=AiBi+(Ai+Bi)Ci-1Ci∑iAiBiCi-13（2）逻辑二∑i

=(Ai+Bi)+Ci-1Ci=Ai+Bi+(Ai+Bi)Ci-1Ci∑iAiBiCi-1AiBi43.4.2加法器与进位链逻辑1.并行加法器（1）特点：各位同时相加。例.先看一个8位数相加的例子（2）影响运算速度的主要因素

进位信号的传递∑8

∑7∑2∑1A8B8A7B7A2B2A1B1

C01111000011111100005令

Gi=AiBiPi=Ai+Bi、Ai+Bi、Ai+Bi2.并行加法器的进位链（1）进位链的基本逻辑关系所以

Ci=Gi+PiCi-1进位产生函数进位传递函数（进位条件）本地进位、绝对进位条件进位、传递进位

Ci=AiBi+(Ai+Bi)Ci-1、

=AiBi+(Ai+Bi)Ci-1、

Ci=AiBi+(Ai+Bi)Ci-16（2）串行进位特点：进位信号逐位形成。

设n位加法器

1）逻辑式C1=G1+P1C0C2=G2+P2C1Cn=Gn+PnCn-12）结构举例C2G2P2C1G1P1C0GiPiAiBiAiBi7（3）并行进位特点：各位进位信号同时形成。

设n位加法器

1）逻辑式C1=G1+P1C0C2=G2+P2C1

=G2+P2G1+P2P1C0

Cn=Gn+PnCn-1=Gn+PnGn-1+…+PnPn-1…P2P1C0

n+1项82）结构举例AiBiGiG2P2G1P1C0C2C1⊕PiAiBi9（4）组内并行、组间并行设16位加法器，4位一组，分为4组：4位4位4位4位第4组第3组第2组第1组C16~C13C12~C9C8~C5C4~C1C0C16C12C8C4分级（2级）同时进位101）第1组进位逻辑式组内：

C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0

组间：

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0GIPI所以CI=GI+PIC0112）第2组进位逻辑式

组内：

C5=G5+P5CIC6=G6+P6G5+P6P5CIC7=G7+P7G6+P7P6G5+P7P6P5CI

组间：

C8=G8+P8G7+P8P7G6+P8P7P6G5+P8P7P6P5CIGⅡPⅡ所以CⅡ=GⅡ+PⅡCI123）第3组进位逻辑式

组内：

C9=G9+P9CⅡC10=G10+P10G9+P10P9CⅡC11=G11+P11G10+P11P10G9+P11P10P9CⅡ

组间：

C12=G12+P12G11+P12P11G10+P12P11P10G9+P12P11P10P9CⅡGⅢPⅢ所以CⅢ=GⅢ+PⅢ

CⅡ134）第4组进位逻辑式

组内：

C13=G13+P13CⅢC14=G14+P14G13+P14P13CⅢC15=G15+P15G14+P15P14G13+P15P14P13CⅢ

组间：

C16=G16+P16G15+P16P15G14+P16P15P14G13+P16P15P14P13CⅢGⅣPⅣ所以

CⅣ=GⅣ+PⅣCⅢ

145）各组间进位逻辑CI=GI+PIC0CⅡ=GⅡ+PⅡCICⅢ=GⅢ+PⅢ

CⅡCⅣ=GⅣ+PⅣCⅢ=GⅡ+PⅡGI

+PⅡPIC0

=GⅢ+PⅢ

GⅡ+PⅢ

PⅡGI

+PⅢ

PⅡPIC0

=GⅣ+PⅣ

GⅢ+PⅣPⅢ

GⅡ

+

PⅣ

PⅢ

PⅡGI

+PⅣPⅢ

PⅡPIC0

156）结构示意∑41~∑85~∑129~∑1613~组间进位链A8....A5

B8....B5A4....A1

B4....B1A12....A9

B12....B9A16....A13

B16....B13CoCⅣGⅣPⅣGⅢPⅢGⅡPⅡGI

PI

C3~1C15~13C11~9C7~5

CⅢ

CⅡCI

7）进位传递过程Ai、Bi、C0A8....A5

B8....B5A4....A1

B4....B1A12....A9

B12....B9A16....A13

B16....B13CoGⅣ、PⅣ….GI、PI、GⅣPⅣGⅢPⅢGⅡPⅡGI

PI

C3~1CⅣ

CⅢ

CⅡCI

CⅣ、CⅢ、CⅡ、CI

C15~13C11~9C7~5

C15~13、C11~9、C7~5C3~1第1步第2步第3步16[例]

已知操作数Ai、Bi，初始进位C0。试写出C6的逻辑式。串行进位：C6=并行进位：C6=分级同时进位，4位一组：C6=G6+P6C5G6+P6G5+P6P5G4+….+P6P5…P1C0G6+P6G5+P6P5CICI=GI+PIC0GI=G4+P4G3+P4P3G2+P4P3P2G1PI=P4P3P2P1Gi=AiBiPi=Ai⊕Bi173.4.3ALU部件加法器选择器选择器控制信号控制信号操作数操作数输入组合输入组合ALU选择器选择器操作数操作数18以SN74181芯片（4位片ALU）为例。1.ALU的组成（1）一位逻辑1位加法器（求和、进位）1位输入选择器（1对与或非门）1个公共控制门（算术或逻辑运算）19M

Ci-1⊕Ci

S3

S2BiS1

S0AiFi⊕XiYi2010控制信号M:做逻辑运算做算术运算控制产生Gi、Pi控制形成多种输入组合控制信号S3S2S1S0输入端：操作数Ai、Bi低位进位Ci-1

21M

Ci-1⊕Ci

S3

S2BiS1

S0AiFi⊕XiYi00001Ai01Ci-122M

Ci-1⊕Ci

S3

S2BiS1

S0AiFi⊕XiYi0101BiAi+BiAiBi23M

Ci-1⊕Ci

S3

S2BiS1

S0AiFi⊕XiYi1010BiAi+BiAiBi24M

Ci-1⊕Ci

S3

S2BiS1

S0AiFi⊕XiYi1111BiAi025S3S2输出XiS1S0输出Yi

000110111Ai+BiAi+BiAi00011011

Ai

AiBiAiBi0教材的表3-6：26（2）多位逻辑参见图3-26：4位ALU组内并行进位链符合比较“A=B”初始进位Cn进位输出

Cn+4G、P

构成组间串行进位

构成组间并行进位272.运算功能16种算术运算功能，16种逻辑运算功能参见教材的表3-7。283.ALU的进位逻辑（1）组间串行1613C12129C885C441C0C16Cn+4Cn（2）组间并行1715874181CIII17