我的08组合逻辑电路的分析设计

复习CMOS门的特点？使用本卷须知？7/27/20231CMOS电路的优点

〔1〕微功耗。CMOS电路静态电流很小，约为纳安数量级。〔2〕抗干扰能力很强。输入噪声容限可到达VDD/2。〔3〕电源电压范围宽。多数CMOS电路可在3～18V的电源电压范围内正常工作。〔4〕输入阻抗高。〔5〕负载能力强。CMOS电路可以带50个同类门以上。〔6〕逻辑摆幅大。〔低电平0V，高电平VDD〕7/27/20232本章小结门电路是构成各种复杂数字电路的根本逻辑单元，掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。本章介绍了目前应用最广泛的TTL和CMOS两类集成逻辑门电路。在学习这些集成电路时，应把重点放在它们的外部特性上。外部特性包含两个内容，一个是输出与输入间的逻辑关系，即所谓逻辑功能；另一个是外部的电气特性，包括电压传输特性、输入特性、输出特性等。本章也讲一些集成电路内部结构和工作原理，但目的是帮助读者加深对器件外特性的理解，以便更好地利用这些器件。7/27/20233第三章组合逻辑电路３.2.1组合逻辑电路的分析方法３.2.２组合逻辑电路的设计方法３.1SSI组合逻辑电路的分析和设计返回结束放映7/27/20234复习CMOS门的特点？CMOS门使用时要特别注意什么？TTL门使用时要特别注意什么？第二章门电路的学习重点是什么？7/27/20235第3章组合逻辑电路数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路:任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。

本章内容提要小规模集成电路(SSI)构成组合逻辑电路的一般分析方法和设计方法。常用组合逻辑电路的根本工作原理及常用中规模集成〔MSI〕组合逻辑电路的逻辑功能、使用方法和应用举例。7/27/20236一、组合逻辑电路的特点概述组合逻辑电路：在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。

生活中组合电路的实例〔电子密码锁，银行取款机等〕电路结构：由逻辑门电路组成。

电路特点：没有记忆单元(存储单元)，没有从输出反响到输入的回路7/27/20237二、逻辑功能的描述组合逻辑电路组合逻辑电路的框图可以用表达式描述，还可以用真值表、卡诺图、逻辑图描述。7/27/20238组合逻辑电路的分析方法1.分析的主要步骤如下：(1)由逻辑图写表达式；(2)化简表达式；(3)列真值表；(4)描述逻辑功能。返回３.1SSI组合逻辑电路的分析和设计方法小规模集成电路是指每片在十个门以下的集成芯片。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。7/27/202392.举例说明组合逻辑电路的分析方法

例3-1试分析图3-1所示电路的逻辑功能。解：第一步：由逻辑图可以写输出F的逻辑表达式为：图3-1例3-1逻辑电路图7/27/202310

第二步：可变换为

F=AB+AC+BC第三步：列出真值表如表3-1所示。返回ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１表3-1例3-1真值表第四步：确定电路的逻辑功能。由真值表可知，三个变量输入Ａ，Ｂ，Ｃ，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。7/27/202311例3-2分析图3-2〔a〕所示电路的逻辑功能。图3-2(a)例3-2逻辑电路图7/27/202312解：为了方便写表达式，在图中标注中间变量，比方F1、F2和F3。S返回7/27/202313表3-2例3-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图3-2〔b〕所示的逻辑图。图3-2〔b〕逻辑图7/27/202314组合逻辑电路的设计方法１.组合逻辑电路的设计步骤：

与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。返回7/27/202315一、逻辑抽象分析因果关系，确定输入/出变量定义逻辑状态的含意〔逻辑状态赋值〕列出真值表二、写出逻辑表达式三、选定器件类型四、根据所选器件：对逻辑表达式化简〔用门〕 变换〔用MSI〕 或进行相应的描述〔PLD〕五、画出逻辑电路图。7/27/202316例3-3设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ2.组合逻辑电路设计方法举例。7/27/2023171、抽象输入变量:红〔R〕、黄〔A〕、绿〔G〕输出变量：故障信号〔Z〕逻辑赋值：用1表示灯亮、0不亮z：1故障0正常输入变量输出RAGZ000100100100011110001011110111112、写出逻辑表达式列真值表：7/27/2023183、选用小规模SSI器件4、化简5、画出逻辑图7/27/202319用与非门实现，表达式作以下变换：图例的逻辑图之二如果用与或非门电路实现逻辑电路，那么要将表达式代为与或非表达式其逻辑图如下图7/27/202320例3-3一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A、温感B，紫外线光感C；输出变量：报警控制信号Y。逻辑赋值：用1表示肯定，用0表示否认。7/27/202321(2)列真值表；把逻辑关系转换成数字表示形式；

表3-2例3-3真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表写逻辑表达式，并化简；化简得最简式：7/27/202322(4)画逻辑电路图：

用与非门实现，如果作以下变换：其逻辑图与例3-1相同。7/27/202323图3-3例3-3的逻辑电路图

用一个与或非门加一个非门就可以实现，其逻辑电路图如图3-3所示。7/27/202324人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。比较常用的有加法器、编码器、译码器、数据选择器、加法器和数值比较器等等。下面分别进行介绍。３.2常用的组合逻辑电路25加法器算术运算是数字系统的根本功能，更是计算机中不可缺少的组成单元。本节介绍实现加法运算的逻辑电路。一、1位加法器返回能对两个一位二进制数进行相加及进位的逻辑电路7/27/20232611011001+011010011

两个二进制数相加时，有两种情况：一种不考虑低位来的进位，另一种考虑低位来的进位。加法器也因此分为半加器和全加器。半加器全加器两个4位二进制数相加的过程:HAFA7/27/2023271.半加器

不考虑低位进位，将两个1位二进制数A、B相加的器件。

半加器的真值表

逻辑表达式

逻辑图1000C011110101000SBA表3.4半加器的真值表C=AB

图4.5.1（b）

逻辑符号7/27/2023282.全加器

全加器的真值表

逻辑表达式1110111010011100101001110100110010100000CiSiCi-1BiAi

全加器真值表

不仅考虑两个一位二进制数相加，而且还要考虑来自低位进位数相加的逻辑电路。Ai01BiCi-100011110BiCi-100011110Ai017/27/202329全加器的真值表逻辑表达式逻辑图17/27/202330串行进位加法器----采用四个1位全加器组成二.多位加法器低位的进位信号送给邻近高位作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。

串行进位加法器优点：电路简单，缺点：运算速度不高。

实现多位二进制数加法运算的电路。07/27/2023312.超前进位加法器(也称并行进位加法器)进位输入是由专门的“进位门〞综合所有低位的加数、被加数及最低位进入输入后来提供,四个全加器同时相加.。换言之，该电路能使每位的进位直接由加数和被加数直接产生，而无需等待与低位的进位信号，称之为“快速加法器〞或〞超前进位加法器〞。优点：快，每一位的和及最后的进位根本同时产生缺点：电路复杂，集成加法器大多采用7/27/202332目前常用的超前进位加法器MSI器件:74LS283是一个超前四位加法器电路，可实现两个四位二进制数的相加返回三、快速进位集成4位加法器74LS2837/27/20233374LS283电路的逻辑符号CI是低位的进位，CO是向高位的进位，A3A2A1A0和B3B2B1B0是两个二进制待加数，S3、S2、S1、S0是对应各位的和。

7/27/202334四.超前进位加法器74LS283的应用1用两片74LS283构成一个8位二进制数加法器。在片内是超前进位，而片与片之间是串行进位。7/27/2023352.实现8421BCD码到余3码的转换。图3.14由74LS283构成的代码转换电路8421BCD码0011余3码例3.将8421BCD码转换成余3码。

余3码＝8421BCD码＋3(即0011)8421码余3码00000011+001100010100+00117/27/202336目的与要求：1、掌握组合逻辑电路的定义、特点。

2、掌握组合电路的分析方法和设计方法。重点与难点：组合电路的分析方法和