实验十-Moore型同步时序逻辑电路的分析与设计_第1页
实验十-Moore型同步时序逻辑电路的分析与设计_第2页
实验十-Moore型同步时序逻辑电路的分析与设计_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验十Moore型同步时序逻辑电路的分析与设计一．实验目的：1.同步时序逻辑电路的分析与设计方法2.掌握时序逻辑电路的测试方法。二．实验原理：1.Moore同步时序逻辑电路的分析方法：时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。Moore同步时序逻辑电路的设计方法：分析题意，求出状态转换图。（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1<N<2n（N为状态数、n为触发器数）。（4）触发器选型（D、JK）。（5）状态编码，列出状态转换表，求出状态方程、驱动方程。（6）画出时序电路图。（7）时序状态检验，当N<2n时，应进行空转检验，以免电路进入无效状态不能启动。（8）功能仿真，时序仿真。3.同步时序逻辑电路的设计举例：试用D触发器设421码模5加法计数器。分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：（2）状态转换化简：由题意得该电路无等价状态。确定触发器数：根据，2n-1<N<2n，n=3。触发器选型：选择D触发器。（5）状态编码：Q3、Q2、Q1按421码规律变化。列出状态转换表，如表1.利用卡诺图如图2，求状态方程、驱动方程。自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否能自启动。画出逻辑图，如图4所示。实验仪器：1.示波器1台。2.函数信号发生器1台。3.数字万用表1台。4.多功能电路实验箱1台；实验内容：模5（421码）（基于D触发器）加法计数器功能检验：按图4搭接电路，Cp接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd----接逻辑开关K12，Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3；接通电源后利用Rd----使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。模5（421码）加法计数器时序图观察：将Cp改接TTL信号（f=10kHz),用双踪示波器观察并记

人人文库> 全部分类> 办公材料 > 对照材料

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论