锁存器与触发器课件

5锁存器和触发器教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性5锁存器和触发器教学基本要求1、掌握锁存器、触发器的电路1、时序逻辑电路与锁存器、触发器：

时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。1、时序逻辑电路与锁存器、触发器：时序逻辑电路:概述锁存器具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。2、锁存器与触发器共同点：

不同点：锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个双稳态存储单元电路双稳态的概念反馈双稳态存储单元电路电路有两个互补的输出端Q端的状态定义为电路输出状态。双稳态电路的特点是：它有两个稳定状态，在没有外来触发信号的作用下。电路始终处于原来的稳定状态。由于它具有两个稳定状态，故称为双稳态电路。在外加输入触发信号作用下，双稳态电路从一个稳定状态翻转到另一个稳定状态。双稳态存储单元电路双稳态的概念反馈双稳态存储单元电路电路有2、逻辑状态分析01——电路具有记忆1位二进制数据的功能。

10如Q=1如Q=010双稳态存储单元1、电路结构2、逻辑状态分析01——电路具有记忆1位二进制数据的功能。3.模拟特性分析

I1

=

O2

O1=

I2

I1

O13.模拟特性分析I1=O2O1=I概述

一、能用于记忆1位二进制信号的基本单元电路统称为触发器二、分类 1.按触发方式（电平，脉冲，边沿）2.按逻辑功能（RS,JK,D,T）

概述一、能用于记忆1位二进制信号的基本单元电路统称为触5.2SR锁存器SR是各种触发器的基本构成部分一、电路结构与工作原理图5.2.1或非门构成的SR锁存器5.2SR锁存器图5.2.1或非门构成的SR锁存器’’a.电路图b.图形符号图5.2.2与非门构成的SR锁存器’’a.电路图b.图形符号图5.2.2与非门构成的SR锁5.2.1SR锁存器1.基本SR锁存器电路的初态与次态初态：R、S信号作用前Q端的状态.初态用Qn表示。次态：R、S信号作用后Q端的状态.

次态用Qn+1表示。5.2.1SR锁存器1.基本SR锁存器电路的初态与次态初1)工作原理00若初态Qn=1若初态

Qn=010101000R=0、S=0无论初态Q

n为0或1，锁存器的状态不变1)工作原理00若初态Qn=1若初态Qn=无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新的状态将被记忆下来。01若初态Qn=0若初态Qn=101010R=0、S=1101无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。10若初态Qn=1若初态Qn=0110100101R=1、S=00无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的1100S=1、R=110无论初态Qn为0或1，锁存器的次态、都为0。约束条件:SR=0当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。锁存器的输出既不是0态，也不是1态1100S=1、R=110无论初态Qn为0或1，锁存器2）逻辑符号与逻辑功能不确定111不确定011110110010110001011000000RS逻辑功能表不变置0置1状态不确定S为置1端，R为置0端，且都是高电平有效2）逻辑符号与逻辑功能不确定111不确定01111011000000001110011011010001101100①1110①表5.2.1或非门构成的SR锁存器特性表高电平有效①由于竞争冒险引起状态的不定，也即当SD和RD同时由1跳转为0后，状态不定000000111001101101001100111101010111100010100001①0011①①由于竞争冒险引起状态的不定，也即当SD和RD同时由0跳转为1后状态不定’’表5.2.2与非门构成的SR锁存器特性表低电平有效11001111010101111000不变置1不变置0置1不变不变3）工作波形(设初态为0）01001000000010QQ画工作波形方法：根据锁存器信号敏感电平,确定状态转换时间根据锁存器的逻辑功能确定Qn+1。不确定111不确定011110110010110001011000000RS不变置1不变置0置1不变不变3）工作波形(设初态为0）0014）用与非门构成的基本SR锁存器、c.国标逻辑符号a.电路图b.功能表

不定10010100101不变11不变Q约束条件:

S+R=14）用与非门构成的基本SR锁存器、c.国标逻辑符号a.电路图画工作波形功能表

不定不定0010100101不变11不变Q不变不定置1不变置1不变置0不变110111011110110011画工作波形功能表不定不定0010100101不变5）、应用举例---去抖动电路开关闭合时开关断开时5）、应用举例---去抖开关接A时振动,Q=1

开关接B振动开关起始状态:接B,=0=1Q=0RS开关转接A,=1=0Q=1RS悬空时=X=1

Q不变RS去抖动电路工作原理S悬空时=X=1

Q不变SR开关接A时振动,Q=1开关接B振动开关起始状态:接B,R2.逻辑门控SR锁存器1、电路结构

国标逻辑符号简单SR锁存器使能信号控制门电路2.逻辑门控SR锁存器1、电路结构2、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：01&&&&状态发生变化。状态不变Q3=SQ4=RSR2、工作原理S=0，R=0：Qn+1=QnS=1，R=03、逻辑功能的几种描述方式：

1)逻辑功能表

（E=1）

2)特性方程

状态不定－－011111置1010011置0011100状态不变010000说明Qn+1QnRS010011=f(RSQn+1Qn)îí+=+1QRSQnn=0SR约束条件3、逻辑功能的几种描述方式：1)逻辑功能表（E=1）状态不定－－011111置1010011置0011100状态不变010000说明Qn+1QnRS010011

4、状态转换图

逻辑功能表S=1R=0S=0R=1S=0R=XS=XR=0状态转换图用于电路设计：已知状态的转换，确定S、R的逻辑值

状态不定－011置1001置0010状态不变0005、工作波形

S R Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Ф 逻辑功能表E=1期间的S、R信号影响锁存器的状态。E=0为低电平期间锁存器状态不变。功能表、特性方程、状态转换图、波形图。逻辑功能的四种描述方式:5）动作特点：E=1期间电路对信号敏感，并按S、R信号改变锁存器的状态。5、工作波形S R Qn+1 逻辑功能表5.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑电路图该锁存器有几种工作状态?有非定义状态吗?5.2.2D锁存器1.逻辑门控D锁存器国标逻辑=DS=0R=1D=0Q=0D=1Q=1E=0不变E=1=

DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能1.逻辑门控D锁存器=DS=0R=1D=0Q=0D=1Q=1ECMOS传输门(双向模拟开关)1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路CMOS传输门(双向模拟开关)1.CMOS传输门电路电2、CMOS传输门电路的工作原理

设TP:|VTP|=2V，TN:VTN=2V

I的变化范围为－5V到+5V。

5V+5V

5V到+5V

GSN<VTN,TN截止

GSP=5V

(-5V到+5V)=(10到0)V开关断开，不能转送信号

GSN=-5V

(－5V到+5V)=(0到-10)V

GSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V2、CMOS传输门电路的工作原理设TP:|VTP|=2V，

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V

5V

GSP=

5V

(－3V~+5V)=

2V~

10V

GSN=5V

(－5V~+3V)=(10~2)Vb、

I=3V~5V

GSN>VTN,TN导通a、

I=5V~3VTN导通，TP导通

GSP>|VT|,TP导通C、

I=3V~3V2）当c=1，c=0时CTPvO/vIvI/vO+5V–5VTN传输门组成的数据选择器C=0TG1导通,TG2断开

L=XTG2导通,TG1断开L=YC=1传输门的应用传输门组成的数据选择器C=0TG1导通,TG2断开TG2.传输门控D锁存器

E=0时E=1时(a)电路结构TG2导通，TG1断开

TG1导通，TG2断开Q=DQ不变101010(b)工作原理2.传输门控D锁存器E=0时E=1时(a)电Q

Q

(b)

工作波形

2.传输门控D锁存器QQ(b)工作波形2.传输门控D锁存器3.

锁存器的动态特性保持时间tH:确保数据的可靠锁存的最少时间。延迟时间tpLH:输出从低电平到高电平的延迟时间;脉冲宽度tW:为保证D信号正确传送到Q和建立时间tSU:表示D信号对E下降沿的最少时间提前量。延迟时间tpHL:高电平到低电平的延迟时间。3.锁存器的动态特性保持时间tH:确保数据的可靠锁存的三态与非门(TSL)

当CS=3.6V时CS数据输入端输出端LAB10010111011100三态与非门真值表三态与非门(TSL)当CS=3.6V时CS数据输入端输当CS=0.2V时CS数据输入端输出端LAB10010111011100××高阻高电平使能==高阻状态与非逻辑

ZL

ABLCS=0____CS=1真值表逻辑符号ABCS

&

L

EN当CS=0.2V时CS数据输入端输出端LAB1001011CMOS八D锁存器-74HC/HCT373OE=0三态门使能,数据输出LE=0锁存器的状态不变LE=1锁存器的状态随Dn变化OE=1三态门为高阻态,数据不能输出4.典型集成电路传输门控D

锁存器传输门控制CMOS八D锁存器-74HC/HCT373OE=0三态门使74HC/HCT373的功能表工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器

（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。74HC/HCT373的功能表工作模式输入内部锁存器5.3触发器的电路结构和工作原理1.锁存器与触发器锁存器在E的高(低)电平期间对信号敏感并更新状态触发器在脉冲边沿(上升沿或下降沿)的作用下产生状态的刷新(触发)5.3触发器的电路结构和工作原理1.锁存器与触发器锁存主锁存器5.3.1主从触发器TG1和TG4的工作状态相同TG2和TG3的工作状态相同传输门控D锁存器从锁存器逻辑符号5.3触发器的电路结构和工作原理主锁存器5.3.1主从触发器TG1和TG4的工作状态相同TG1导通，TG2断开——输入信号D送入主锁存器。TG3断开，TG4导通——从锁存器维持在原来的状态不变。(1)CP=0时:

=1，C=0，DDD1.工作原理5.3.1主从触发器TG1导通，TG2断开——输入信号D送入主锁存器。TG3断(2)CP由0跳变到1

:

=0，C=1，D触发器的次态仅仅取决于CP信号上升沿到达前瞬间的D信号主锁存器:TG1断开，TG2导通,从锁存器:TG3导通，TG4断开,Q

的信号送Q端。主锁存器维持原态不变。

DDD5.3.1主从触发器(2)CP由0跳变到1:=0，C=1，D触发器2.D触法器的逻辑功能特性方程Qn+1=D状态转换图逻辑功能表111101010000D动作特点：电路在CP的上升沿对信号敏感,并产生状态变化。次态与CP的上升沿前一瞬间Ｄ的状态相同5.3.1主从触发器2.D触法器的逻辑功能特性方程Qn+1=D状态转换图

CP

D

对CP上升沿敏感的边沿触发器工作波形5.3.1主从触发器CPD对CP上升沿敏感的边沿触发器工作波形5.3.1

CP

D

工作波形对CP下降沿敏感的边沿触发器5.3.1主从触发器CPD工作波形对CP下降沿敏感的边沿触发器5.3.12、典型集成电路-----CMOSD触发器74HC/HCT74001010100101的直接置1和直接置0的作用RD、

SD

RD=0SD=1CP=05.3.1主从触发器同理,可分析当时,当CP=0时,当CP=0时,2、典型集成电路-----CMOSD触发器74HC/HCT1101001100001R=0S=1CP=1

RD、

的直接置1和直接置0的作用与CP无关SD

R=0S=1Q=0CP=1或CP=0R=1S=0Q=1CP=1或CP=05.3.1主从触发器同理,可分析当时,1101001100001R=0S=1CP=

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入国标逻辑符号3.典型集成电路74HC/HCT74直接置1直接置0D功能具有直接置1、直接置0，正边沿触发的D功能触发器5.3.1主从触发器74HC/HCT74的功能表LHH↑HHHLL↑HHQn+RDQCPSDD已知触发器的输入波形，试对应画出Q端输出波形

5.3.1主从触发器RDQCPSDD已知触发器的输入波形，试对应画出Q端输出波形5.3.2维持阻塞触发器1.电路结构与工作原理

由3个基本SR锁存器组成置0维持线接受D、CP输入信号根据确定触发器的状态5.3.2维持阻塞触发器1.电路结构与工作原理由3011DD

1

&

CP

Q1

&

G33

&

&

&

Q2

Q3

S

RQ4

D

QQ&

CP=0

Qn+1=QnD信号进入触发器,为状态刷新作好准备Q1=DQ4=D2、工作原理:触发器,状态不变G2G1G4G5G65.3.2维持阻塞触发器011DD1&CPQ1&G33&&&Q01DD

G1

&

CP

Q1

&

3

&

&

&

G5

Q2

Q3

S

R

G4

Q4

D

G

Q

Q

&

当CP由0跳变为1100DD在CP脉冲的上升沿，触法器按此前的D信号刷新11G2G4G6G5G32、工作原理:5.3.2维持阻塞触发器01DDG1&CPQ1&3&&&G5

1

&

CP

Q1

&

3

&

&

&

G5

Q2

Q3

S

R

G

Q4

D

G6

Q

Q

&

当CP=1置0维持线110D信号不影响、的状态，Q的状态不变0置1阻塞线如Qn+1=0G1G2G3G4G5G601D不能改变Q3、Q25.3.2维持阻塞触发器1&CPQ1&3&&&G5Q2Q31

1

&

CP

Q1

&

3

&

&

&

5

Q2

Q3

S

R

G

Q4

D

G

Q

Q

&

当CP=101置1维持线置0阻塞线1结论：在CP脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响、的状态，Q的状态不变如Qn+1=1G1G2G3G4G5G6011

Q2、Q3状态不变触发器的次态与CP脉冲的上升沿到来前一瞬间D的状态相同5.3.2维持阻塞触发器11&CPQ1&3&&&5Q2Q3工作波形逻辑功能表维持阻塞D触发器状态变化产生在时钟脉冲的上升沿，其次态决定于该时刻前瞬间输入信号D。111101010000D5.3.2维持阻塞触发器工作波形逻辑功能表维持阻塞D触发器状态变化产生在时钟1111例：分析下面触发器实现功能例：分析下面触发器实现功能JK

触发器J=K=0Qn=0Qn+1=0Qn=1Qn+1=1J=0K=1Qn=0Qn+1=0Qn=1Qn+1=0J=1K=0Qn=0Qn+1=1Qn=1Qn+1=1J=K=1Qn=0Qn+1=1Qn=1Qn+1=0逻辑符号5.3触发器的逻辑功能不变置0置1翻转JK触发器J=K=0Qn=0Qn+1=0Qn=翻转10011111置111010011置000011100状态不变01010000说明Qn+1QnKJ功能表特性方程1、JK触发器的逻辑功能5.3触发器的逻辑功能逻辑符号翻转1011置11001置翻转10011111置111010011置000011100状态不变01010000说明Qn+1QnKJ功能表状态转换图J=XK=1J=1K=XJ=XK=0J=0K=X1、JK触发器的逻辑功能5.3触发器的逻辑功能翻转1011置11001置工作波形

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn

JK触发器真值表JK触发器状态变化发生在时钟脉冲的下降沿，次态决定于该时刻前瞬间输入的JK信号。5.3触发器的逻辑功能工作波形J K Qn+1 JK触发器真值表JK触发器

画出触发器的工作波形QRDKCPSDJ5.3触发器的逻辑功能画出触发器的工作波形QRDKCPSDJ5.3触发器的T触发器T特性方程状态转换图功能表011101110000T逻辑符号5.3触发器的逻辑功能T触发器T特性方程状态转换图功能表011101110000T′触发器1逻辑符号特性方程上升沿触发的T′触发器时钟脉冲每作用一次，触发器翻转一次。5.3触发器的逻辑功能T′触发器1逻辑符号特性方程上升沿触发的T′触发器时钟脉冲5.3触发器的逻辑功能

上升沿触发的不同功能触发器下降沿触发的不同功能触发器5.3触发器的逻辑功能上升沿触发的不同功能触发器下降沿5.3.4D触发器功能的转换D触发器构成JK触发器Qn+1=D

组合电路DKJ5.3.4D触发器功能的转换D触发器构成JK触2.D触发器构成T触发器组合电路DTQn+1=D

5.3.4D触发器功能的转换2.D触发器构成T触发器组合DTQn+1=D 3.D触发器构成T’触发器Qn+1=D

CPQT’触发器可实现二分频逻辑功能5.3.4D触发器功能的转换3.D触发器构成T’触发器Qn+1=D CP：输入信号电平直接控制其状态传输门控锁存器：维持阻塞触发器传输延迟结构触器存储单元锁存器触发器主从触发器基本SR锁存器在使能电平作用下由输入信号决定其状态。在时钟脉冲的上升沿或下降沿作用下改变状态。小结1、结构与工作特点逻辑门控锁存器：：输入信号电平直接控制其状态传输门控锁存器：维持阻塞触发器传2、结构与工作特点3、触发器的电路结构与逻辑功能逻辑功能D触发器T（T‘）触发器触发器JK触发器SR触发器逻辑功能的描述方式：特性表、特性方程和状态图、波形图。触发器的电路结构与逻辑功能没有必然联系。2、结构与工作特点3、触发器的电路结构与逻辑功能逻辑功能D触

相同结构有不同功能相同功能有不同结构相同结构有不同功能相同功能有不同结构例：分析下面触发器实现功能CLK3

&

3

&

3

&

3

&

≥1JK&3

&

3

&

K3

&

K≥1G1G2G3G4G6G5G7G8