数字电路与系统期末考试题

机密★启用前大连理工大学网络教育学院2019年秋《数字电路与系统》期末考试复习题☆注意事项：本复习题满分共：400分一、单项选择题1、实现或运算逻辑功能的逻辑器件称为（）。A．非门B．与门D．与或非门C．或门2、四变量卡诺图共有（）个小格。A．4B．8C．12D．163、编码器的功能是把输入信号编成（）进制代码。A．二B．八C．十D．十六4、（）是算术运算的基本单元。A．译码器B．编码器C．加法器D．数据比较器5、如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以如何操作？（）A．在输入端串联一个电容器C．在输出端串联一个电容器B．在输入端并联一个电容器D．在输出端并联一个电容器6、时钟RS触发器输入端S=R=0时，CLK=1，则触发器（）。A．个两输出端同时变为1C．次态为1B．次态为0D．保持原态7、寄存器是由具有存储功能的触发器组合起来构成的，一个触发器可以存储（）位二进制代码。A．1C．3B．2D．4第1页共20页8、555定时器构成的施密特触发器上限阈值电压是Vcc的（）倍。A．1/3C．2/3B．1/2D．19、对于某个输入数字，实测输出值与理论输出值之（）称为绝对误差。A．和B．差D．商C．积10、ADC0816是一个（）ADC。A．二位C．十二位B．八位D．十六位11、在有两个输入端A、B的二极管或门电路中，什么条件下输出F为低电平？（）A．A=1，B=1C．A=0，B=112、A+AB=（）A．AB．A=1，B=0D．A=0，B=0B．BC．ABD．A+B13、7485是一个（A．译码器）。B．编码器C．触发器D．数值比较器14、TTL维持阻塞D触发器在（）触发。A．时钟脉冲上升沿B．时钟脉冲下降沿D．时钟脉冲上升沿和下降沿都不可C．时钟脉冲上升沿和下降沿都可15、用（）辅以数据选择器，可以构成各种序列信号发生器。A．触发器C．编码器B．计数器D．译码器16、TTL与非门组成的微分型单稳态触发器的恢复时间等于（）倍的RC。A．1～2C．2～3B．1～3D．3～517、74121的输出暂稳态脉冲宽度为（）RC。A．0.7C．1.1B．1D．1.418、R-2R倒梯形电阻网络DAC电路的模拟电压输出与R-2R梯形电阻网络DAC电路的模拟电压输出相第2页共20页

比，（）。A．前者大C．后者大B．二者相同D．二者大小不定19、数字信号中，任何一个数字量的大小是某个规定的最小数量单位的（）。A．奇数倍B．偶数倍D．整数倍C．任意倍20、量化过程中所取的（）单位称为量化单位。A．最小模拟C．最小数量B．最大模拟D．最大数量21、十六进制数E5C.8转换成十进制数是（）。A．3676C．3932B．3676.5D．3932.522、将8421BCD码（00011001.01110010）转换成十进制数是（）。A．17.72B．18.72D．20.72C．19.7223、实现与运算功能的逻辑器件称为（）。A．与门C．非门B．或门D．与或门24、三个变量A、B、C可以构成几个最小项？（）B．6D．9A．3C．825、输入数字系统的信息必须转换成某种二进制代码，此时就需要（）来实现。A．译码器B．编码器C．触发器D．数据比较器26、基本RS触发器有几个稳定状态？（）A．一个C．三个B．两个D．四个27、下列哪项是时序逻辑电路中的重要概念？（）A．时钟信号C．相同的输入B．时序D．相同的输出28、矩形脉冲起始和终了时刻之间的时间间隔称为（）。第3页共20页

A．脉冲幅度B．脉冲宽度C．脉冲周期D．脉冲占空比29、实测输出值与理论输出值之差同满刻度值之比称为（）。A．转换误差B．绝对误差C．相对误差D．线性误差30、ADC0809具有（）分辨率。A．4位B．8位D．32位C．16位答案：1-5CDACD6-10DACBB11-15DADAB26-30BBBCB16-20DABDC21-25BCACB二、多项选择题1、下列关于数字量的说法正确的是（）。A．在时间上连续C．在时间上离散B．在数值上连续D．在数值上离散2、下列关于集成电路发展过程中的主要分类说法正确的是（A．单极型集成电路以TTL为主）。B．单极型集成电路以MOS为主C．TTL是双极型集成电路中用得最多的一种D．MOS是双极型集成电路中用得最多的一种3、下列关于显示器驱动电路的说法正确的是（）。A．半导体数码管可以用TTL集成电路直接驱动B．半导体数码管可以用CMOS集成电路直接驱动C．液晶显示器可以用TTL集成电路直接驱动D．液晶显示器可以用CMOS集成电路直接驱动4、时序逻辑电路的信号与下列哪些因素有关？（）A．当时的输入信号C．以前的输入信号B．以前的状态D．初始状态5、占空比可调的多谐振荡器与555定时器构成的多谐振荡器相比，下列哪些说法正确？（）A．多了一个电位器B．多了两个电位器第4页共20页

C．多了一个二极管答案：1、CDD．多了两个二极管2、BC3、ABCD4、ABCD5、AD三、判断题（对的用√表示，错的用×表示。）1、数字电路中常用“1”和“0”表示两种不同的状态。（）2、将一个十进制数转换成二进制，其整数部分和小数部分方法是一样的，都是除以2取余数，然后将余数逆序排列。（）3、十进制数（+35）的补码表示是0,011101。（）4、与非门是基本逻辑门电路的一种。（）5、三极管非门也称为反相器。（）6、CMOS三态门是个高电平有效的三态门。（）7、运用反演规则时，不是单一变量上的反号可以变化。（）8、最简表达式每项中变量个数最少。（）9、与-或表达式和或-与表达式都是最简表达式的形式。（）10、求逻辑函数的最简或与表达式时，要在卡诺图上圈0。（）11、实现组合逻辑函数的逻辑电路，实际设计过程中应根电据路的具体要求和器件资源来决定。（）12、译码器没办法实现数据选择器的功能。（）13、两个一位二进制数的相加可以通过半加器来实现。（）14、触发器具有记忆功能。（）15、主从JK触发器只适合于CLK窄脉冲触发。（）16、JK触发器一定是主从触发的触发器。（）17、在同步时序逻辑电路的分析中，次态值和触发器的类型没有关系。（）18、同步时序逻辑电路的设计中，触发器个数与电路中包含的状态数有关。（）19、电脉冲是指一定时间内出现的电压或电流的变化。（）20、利用施密特触发器可对畸变了的波形进行整形。（）21、多谐振荡器可以产生矩形脉冲输出。（）22、ADC的转换误差是由ADC电路中各种元器件的理想特性造成的。（）23、DAC0832的电平可以和TTL兼容。（）24、持续地增加输出数字量的位数一定可以提高ADC的精度。（）25、RAM存储器中的地址译码器常采用单译码结构。（）第5页共20页

答案：1～5√×××√6～10××√√√11～15√×√√√16～20××√×√21～25√×√××四、填空题1、A+B=。2、A(BC)=4、A(B+C)=6、1⸱A=。。3、A+(B+C)=5、A+BC=7、1+A=。。。。8、0⸱A=。9、0+A=。10、A(A+B)=。答案：1、B+A6、A2、(AB)C7、13、(A+B)+C8、04、AB+AC9、A5、(A+B)(A+C)10、A五、化简题1、请用公式法化简下式：FCDAACAB2、请将下面的卡诺图化简，并写出化简后的式子。3、请写出上一小题（三、4）卡诺图的所描述逻辑式的最小项。答案：1、FCDAACABA•CDACAB（CCDB）•A（CCDB）•AA2、第6页共20页3、F=m0+m1+m2+m3+m5+m6+m7=m(0,1,2,3,5,6,7)=(0,1,2,3,5,6,7)六、简答题abJKJK1、请在下图中补全主从触发器输出端、的电压波形图，主从触发器如图所示。设QQ触发器的初态Q0。CPOtJOKtOQtQQJCPK1JOQttC11KOab答：第7页共20页CPOJtttttOKOQOQO2、请在下图ba中补全基本RS触发器输出端、的电压波形图，基本触发器如图所示。设RSQQ触发器的初态Q0。SORttOQOQttO答：第8页共20页SORttOQOQttO3、或非门组成的基本RS触发器电路如图（a）所示，已知和R的波形如图（b）所示。试画出Q、QS的波形图。设触发器的初态Q0。SOtROtQ1RQOtQ1QSOt(a)(b)答：第9页共20页SOttROQOQttO4、请在下图ba所示。设RS中补全基本触发器输出端、的电压波形图，基本RS触发器如图QQ触发器的初态Q0。SORttOQOQttO答：第10页共20页SORttOQOQtOt5、对于下图a所示主从JK触发器，若和的波形图如下图所示，画出触发器的输出波形图。JKb设触发器的初态Q0。CLKOJtttttSOKDQQJCLKKOQOQRDO（a）（b）答：第11页共20页CLKOJtttttOKOQOQO6、对于下图（a）的主从RS触发器，若R和的波形图如图（b）所示，画出触发器的输出波形图。设S触发器的初态Q0。CLKOtSOtROQtOQtOtQSQQOttCLKQROab答：第12页共20页CLKOtttttttSOROQOQOQOQO七、问答题1、写出18的二进制数的原码表示、反码表示和补码表示。答：原码表示：10010；反码表示：01101；补码表示：01110。2、把二进制数11000101分别转换成十进制数、八进制数和十六进制数。答：十进制数：197；八进制数：305；十六进制数：C5。八、计算题1、有一理想指标的5位D/A转换器，满刻度模拟输出为12V，若数字量为11001，采用下列编码方式时，其归一化表示法的DAC输出电压Vo分别为多少？（1）自然加权码；（2）原码。答：（1）∵FSR=12VX1～X5＝11001(25)10∴VFSR25129.375V252532O（2）X1～X5＝11001为原码，（－9）第13页共20页V9FSR229123.375V162O42、有一理想指标的时，其归一化表示法的DAC输出电压Vo分别为多少？（1）反码；（2）补码。5位D/A转换器，满刻度模拟输出为12V，若数字量为11001，采用下列编码方式答：（1）X1～X5＝11001为反码∴原码＝10110（－6）6FSR∴V6122.25V216224O（2）X1～X5＝11001为补码∴原码＝10111（－7）7FSR712∴V2.625V162242O九、计算分析题1、设计一个监视交通信号灯工作状态的逻辑电路。每组信号灯由红（R）、黄（Y）和绿（G）三盏信号灯组成。信号灯正常工作时，必有一盏灯亮，而且只允许有一盏灯亮，否则为故障状态，需发出故障信号。答：1）分析。红、黄、绿灯为输入，分别用R、Y、G表示，故障，F=0表示正常工作。（2）列出灯亮为1，灯灭为0，输出F为故障状态，F=1表示有真值表，如下表所示。五．1题真值表RY00110011G01010101F1001011100001111（3）画出卡诺图，如下图所示。第14页共20页FRY00011110G0110011101（4）化简得到最简与或表达式：FRYGRYYGRG（5）画出逻辑图，如下图所示。R&&&&1Y11FG1ABCF2、假如已知一个组合逻辑电路的输入、、和输出的波形如图所示，请用最少的逻辑门实现输F出函数。输入A输入B输入C输出Ft答：由波形图得到真值表如下所示，并画出其卡诺图，逻辑图也可得。ABCFABCF00001000第15页共20页001110100101110101111111FAB00011110C0100111100AC&1FB输出函数表达式为FA,B,Cm1,2,3,6,7BAC3、试着设计一个遵从“少数服从多数”原则的三人表决电路，要求用与非门实现。答：1）分析。分别用变量A、B、C代表决结果为变量Y，其取值0表示提议未通过，1表示提议通过。2）列出，如表所示。三人的表决选择，变量取值可以为1和0，分别代表同意和反对，最后的表真值表真值表ABCYABCY00001000001010110100110101111111，如图所示，得到YABBCAC。3）化简逻辑函数AB00011110C0100110101第16页共20页卡诺图将表达式转换成与非-与非表达式：YABBCACABBCAC4）画出逻辑图，如图所示。&AB&&&YC用与非门实现的逻辑图4、组合逻辑等于1：（1）所有输入都等于1；（2）没有一个输入等于1；（3）奇数个输入等于1。写出输出与或表达式。答：（1）按照条件列出电路有四个输入A、B、C、D和一个输出Y。当满足下面三个条件中任一个时，输出Y都Y的最简真值表，如下表所示。真值表AB0000111100001111C0011001100110011D0101010101010101Y11101001100101110000000011111111（2）画出卡诺图，如下图所示。第17页共20页YAB00011110CD111010010111100100011110（3）化简得到最简与或表达式：YACDABDBCDACDABDABCD5、请设计一个8421BCD码的检码电路。要求当输入量ABCD3，或ABCD8时，电路输出为LL高电平，否则为低电平。用与非门设计该电路，写出的表达式。答：根据题意，得到如下真值表。ABCDLABCDL000011000100011