时序逻辑电路触发器

2011.8.29数字逻辑与电路4.1时序电路概述4.1.1组合电路与时序电路的区别（1）组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关（2）时序电路：电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态由触发器保存时序电路：组合电路+触发器电路的状态与时间顺序有关2011.8.29数字逻辑与电路式中：tn、tn+1表示相邻的两个离散时间组合电路存储电路Z1ZmW1WhY1YKX1Xn输出状态输出方程：Z(tn)=F[X(tn),Y(tn)]状态方程：Y(tn+1)=G[W(tn),Y(tn)]控制方程:W(tn)=H[X(tn),Y(tn)]4.1.2时序电路的结构输出信号输入信号现态或原状态次态或新状态控制信号时钟脉冲4.1时序电路概述2011.8.29数字逻辑与电路4.1.3时序电路的分类1、输出Z(tn)与现态Y(tn)及输入X(tn)的关系分：Z(tn)=F[Y(tn)]穆尔型(Moore)电路F[X(tn),Y(tn)]米莱型(Mealy)电路2、从控制时序状态的脉冲源来分：时序电路同步：异步：存储电路里所有触发器由一个统一的时钟脉冲源控制没有统一的时钟脉冲4.1时序电路概述2011.8.29数字逻辑与电路4.2触发器（1）触发器是时序逻辑电路的基本单元。（2）使用功能表、特性方程、状态转移真值表、状态图、波形图来描述触发器的逻辑功能。（3）触发器的类型按逻辑功能分：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。按电路结构分：RS触发器、JK触发器、D触发器和T触发器等。

4.2.1触发器的基本概念2011.8.29数字逻辑与电路（1）电路组成及工作原理4.2.2基本RS触发器由两个与非门交叉连接而成若按照组合逻辑分析方法，电路的逻辑表达式：&G1&G2QQDS容易证明表达式不能完整描述电路状态4.2触发器2011.8.29数字逻辑与电路SDRDQnQn+1000001010011100101110111状态转移真值表10101011&G1&G21（1）输入SD=0,RD=1时4.2.2基本RS触发器4.2触发器2011.8.29数字逻辑与电路SDRDQnQn+1000001010011100101110111状态转移真值表10011001&G1&G211Qn+1=1，即所谓的“置位”4.2.2基本RS触发器（1）输入SD=0,RD=1时4.2触发器2011.8.29数字逻辑与电路SDRDQnQn+1000001010011100101110111状态转移真值表01100110&G1&G21100考虑到电路的对称性，触发器的输出状态应为“0”，即所谓的“复位”。（2）输入SD=1,RD=0时4.2.2基本RS触发器4.2触发器2011.8.29数字逻辑与电路SDRDQnQn+1000001010011100101110111状态转移真值表11100110&G1&G2111000保持初状态不变Qn+1=Qn（3）输入SD=1,RD=1时4.2触发器4.2.2基本RS触发器2011.8.29数字逻辑与电路SDRDQnQn+1000001010011100101110111状态转移真值表001011&G1&G21110001*1*Qn+1=不能确定——“禁态”（4）输入SD=0,RD=0时114.2触发器4.2.2基本RS触发器2011.8.29数字逻辑与电路基本RS触发器置位、复位和保持的逻辑功能，可实现数码的存储和记忆。因存在禁态，所以使用受到一定限制。0101101011保持原态00不能确定逻辑功能表逻辑符号QQ4.2触发器4.2.2基本RS触发器（5）S-R触发器的功能描述2011.8.29数字逻辑与电路SDRDQnQn+1000*001*010101111000101011001111状态转移真值表01

00011110SDRDQn

0

10011特征方程10S=1,R=0S=0,R=1S=1R=XS=XR=1状态图约束条件：SD、RD不能同时为04.2触发器4.2.2基本RS触发器（5）S-R触发器的功能描述2011.8.29数字逻辑与电路由或非门构成的RS触发器的逻辑电路如下图所示，请列出其输出端的逻辑表达式和逻辑功能表。（6）或非门构成RS触发器逻辑功能表01100011

10保持不定Qn+1其它表达方式请同学们自己完成4.2触发器4.2.2基本RS触发器2011.8.29数字逻辑与电路基本RS触发器的特点：（1）逻辑电路简单（两种电路形式）（2）具有记忆功能（3）触发翻转过程直接由输入信号控制（4）存在禁态（增加应用难度）在实际应用中，有时要求系统中的各个触发器在规定的时刻同步触发翻转，因此要求触发器具备接受外加时钟脉冲触发的功能。4.2触发器4.2.2基本RS触发器2011.8.29数字逻辑与电路时钟信号&a&b

C&d&c直接复位端

直接置位端4.2.3同步RS触发器请关注RD

、SD的作用和使用方法4.2触发器2011.8.29数字逻辑与电路&c&d&a&b

CC=0时011触发器保持原态4.2触发器4.2.3同步RS触发器2011.8.29数字逻辑与电路R=0,S=1时: Q=11&c&d&a&b

C0110110R=1,S=0时: Q=0R=0,S=0时: 保持R=1,S=1时: 禁态C=14.2触发器4.2.3同步RS触发器2011.8.29数字逻辑与电路逻辑功能表RDSDQn+100Qn01110011不定4.2触发器4.2.3同步RS触发器2011.8.29数字逻辑与电路逻辑符号SRCQQ10状态转换图4.2触发器4.2.3同步RS触发器2011.8.29数字逻辑与电路QQQQ(1)基本RS(与非门）(2)基本RS(或非门）小结SRCQQ(3)同步RS4.2触发器4.2.3同步RS触发器2011.8.29数字逻辑与电路触发器的特性方程(1)基本RS(与非门）(2)基本RS(或非门）(3)同步RS4.2触发器2011.8.29数字逻辑与电路0101101011保持原态00不能确定触发器的功能表0110100100保持原态11不能确定(1)基本RS(与非门）(2)基本RS(或非门）(3)同步RS4.2触发器2011.8.29数字逻辑与电路状态转移真值表SDRDQnQn+10001*0011*010101111000101011001111SDRDQnQn+10000001101000110100110111100*1110*(1)基本RS(与非）(2)基本RS(或非）4.2触发器2011.8.29数字逻辑与电路触发器状态转换图10S=1,R=0S=0,R=1S=0R=XS=XR=010S=1,R=0S=0,R=1S=1R=XS=XR=1(1)基本RS(与非）(2)基本RS(或非）4.2触发器2011.8.29数字逻辑与电路&e&f&c&d&a&bDCPCP=0期间，c、d被锁，D对Q不产生任何影响,Q保持原态。0011（1）边沿触发工作原理4.2.4D触发器c=1,d=1反馈到a、b的输入，a、b输出取决于D。114.2触发器2011.8.29数字逻辑与电路1001101&e&f&c&d&a&bDC当D=0时：a＝1，b＝0；当D=1时：a＝0，b＝1；4.2触发器4.2.4D触发器（1）边沿触发工作原理2011.8.29数字逻辑与电路CP上升沿到达时,c、d开启，使c=1,d=0。11110110Q翻转为101&e&f&c&d&a&bDC4.2触发器4.2.4D触发器（1）边沿触发工作原理2011.8.29数字逻辑与电路CP正沿过后，d=0将c封锁,并使b=1，维持d=0。11001因此在以后CP=1期间D的变化不影响输出。001&e&f&c&d&a&bDC1即D触发器的状态变化仅发生在CP：0→1变化的瞬间。4.2触发器4.2.4D触发器（1）边沿触发工作原理2011.8.29数字逻辑与电路（2）D触发器的逻辑符号DCRDSDQQDCRDSDQQ高电平触发方式上升沿触发方式下降沿触发方式&e&f&c&d&a&bDCRDSD4.2触发器4.2.4D触发器2011.8.29数字逻辑与电路（4）逻辑功能表D01Qn+1

01（3）特性方程4.2触发器4.2.4D触发器2011.8.29数字逻辑与电路（5）D触发器的状态转换图10课堂练习：P221

4-3（1～4）4.2触发器4.2.4D触发器2011.8.29数字逻辑与电路4.2.5主从触发器(1)主从RS触发器4.2触发器1RDSDC主触发器QQRDSDSR从触发器QQCRDSDSR2011.8.29数字逻辑与电路（1）主从RS触发器逻辑表达式：特性表：见P164表4-6驱动表：SR000×0110100111×001状态转换图4.2触发器4.2.5主从触发器2011.8.29数字逻辑与电路（1）主从RS触发器逻辑表达式：cQSR下降沿有效（敏感）找准触发沿状态看沿前4.2触发器4.2.5主从触发器2011.8.29数字逻辑与电路JK不存在禁态C主触发器QQRDSDSR1RDSD从触发器QQCRDSDSR(2)主从JK触发器4.2触发器4.2.5主从触发器2011.8.29数字逻辑与电路JK触发器的状态转换表JKQnQn+1000000110100011010011011110111104.2触发器4.2.5主从触发器（2）主从JK触发器2011.8.29数字逻辑与电路逻辑功能表J0011K0101Qn+1Qn01Qn逻辑符号SDRDJKCQQ特性方程4.2触发器4.2.5主从触发器（2）主从JK触发器2011.8.29数字逻辑与电路10JK触发器的状态转换图JKQnQn+1000000110100011010011011110111104.2触发器4.2.5主从触发器（2）主从JK触发器2011.8.29数字逻辑与电路cJKQ时序图课堂练习：P221

4-3（7～13）4.2触发器4.2.5主从触发器(2)主从JK触发器2011.8.29数字逻辑与电路（1）JK触发器转换为D触发器DSDRDCJKQQ1D触发器4.2.6触发器的转换4.2触发器2011.8.29数字逻辑与电路（2）JK触发器转换为T触发器TSDRDJKCQQ4.2触发器4.2.6触发器的转换2011.8.29数字逻辑与电路CDQQ（3）D触发器转换为触发器每来一个脉冲Q翻转一次4.2触发器4.2.6触发器的转换2011.8.29数字逻辑与电路QQQQSDRDJKCQQDCRDSDQQTCRDSDQQ(1)基本RS(与非门）(2)基本RS(或非门）（3）JK（4）D（5）T小结SRCQQ(3)同步RS4.2触发器2011.8.29数字逻辑与电路触发器的特性方程4.2触发器2011.8.29数字逻辑与电路0101101011保持原态00不能确定触发器的功能表0110100100保持原态11不能确定J0011K0101Qn+1Qn0