计算机组成原理设计实验报告

计算机组成原理设计实验报告学院：计算机科学与工程学院专业：网络工程班级：学号：姓名：评分：2012年5月31日试验一验证74LS181运算和逻辑功能实验目的 （1）掌握算术逻辑单元（ALU）的工作原理； （2）熟悉简单运算器的数据传送通路； （3）画出逻辑电路图及布出美观整齐的电路连接图； （4）验证4位运算功能发生器（74LS181）组合功能； 实验原理 ALU能进行多种算术运算和逻辑运算。4位ALU-74LS181能进行16种算术运算和逻辑运算。功能如下：实验内容实验电路图：见附录1。方式M=1逻辑运算M=0算术运算S3S2S1S0逻辑运算CN=1(无进位)CN=0(有进位)0000F=/AF=AF=A加10001F=/(A+B)F=A+BF=(A+B)加10010F=(/A)BF=A+/BF=(A+/B)加10011F=0F=负1（补码形式）F=00100F=/(AB)F=A加A(/B)F=A加A/B加10101F=/BF=(A+B)加A/BF=(A+B)加A/B加10110F=A⊕BF=A减B减1F=A减B0111F=A/BF=A(/B)减1F=A(/B）1000F=/A+BF=A加ABF=A加AB加11001F=/(A⊕B)F=A加BF=A加A加11010F=BF=(A+/B)加ABF=(A+/B)加AB加11011F=ABF=AB减1F=AB1100F=1F=A加AF=A加A加11101F=A+/BF=(A+B)加AF=(A+B)加A加11110F=A+BF=(A+/B)加AF=(A+/B)加A加11111F=AF=A减1F=AALU-74LS181引脚说明：M=1逻辑运算，M=0算数运算。引脚说明M状态控制器M=1逻辑运算M=0算术运算s3s2s1s0S3S2S1S0决定电路执行哪一种运算A3A2A1A0运算数1，引脚3为最高位B3B2B1B0运算数2，引脚3为最高位Cn最低位进位输入Cn=0有进位Cn=1无进位Cn+4本片产生的进位信号Cn+4=0有进位Cn+4=1无进位F3F2F1F0F3F2F1F0运算结果F3为最高位验证74LS181型4位ALU的逻辑算术功能，填写下表：S3S2S1S0数据1数据2算术运算(M=0)逻辑运算(M=1)CN=1(无进位)CN=0(有进位)0000A5F=AF=bF=50001A5F=FF=0F=00010A5F=AF=bF=50011A5F=FF=0F=00100F1F=dF=EF=E0101F1F=dF=EF=E0110F1F=dF=EF=E0111F1F=dF=EF=E1000FFF=EF=FF=F1001FFF=EF=FF=F1010FFF=EF=FF=F1011FFF=EF=FF=F110055F=AF=bF=F110155F=AF=bF=F111055F=4F=5F=5111155F=4F=5F=5说明：HGFEDCBA八个为操作数，LKJI四个开关为操符。总结及心得体会：掌握了算数逻辑单元的工作原理，熟悉了简单运算器的数据传送通路，学会画逻辑电路图和初步美化接线图，熟悉了74LS181的组合功能。在初学画电路图的时候，主要的问题就是找不到元件，后来经过同学们的互相讨论，最终弄清楚了各个元件所在的分类，和启用帮助文件，将英文板式改为中文等多种功能。对于实验开始只知道傻傻的连线，连完后做习题时才逐渐将整个电路原理弄清楚。通过老师的悉心指导，我们还复习有关数字电子电路的知识。使我们受益匪浅，激发了我的学习兴趣。当做完第一个试验后，我还因为没有对连线布局好特意重做了一遍。填表的时候由于实验经验不足，总是将数据的输入混淆，以至于重做了许多次实验。这方面还是应该在试验中提高。实验二运算器（2）实验目的熟练掌握算术逻辑单元（ALU）的应用方法；进一步熟练简单运算器的数据传送原理；画出逻辑电路图及布出美观整齐的接线图；熟练掌握有关数字原件的功能的使用方法熟练掌握子电路的创建及使用实验原理本实验仿真单线总线结构的运算器，原理如图2-2所示。相应的电路如图2-3所示。电路图中，上右下三方的8条线模拟8位数据总线；k8产生所需数据；74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；两个74273层次块作为暂存工作寄存器DR1和DR2；两个74374层次块作为通用寄存器组（鉴于电路排列情况，只画出两个通用寄存器GR1和GR2，如果可能更的话可以设计4个或8个通用寄存器）；众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；核心为8位ALU层次块。ALUBA通用寄存器ALUBA通用寄存器实验内容在multisim画出电路图并仿真，完成如下操作。说明整个电路工作原理。答:K8产生所需数据，通过74244层次块,将产生数据输入总线，将数据存入由74LS374层次块构成的通用寄存器组GR1和GR2；通过其他74LS244的开关，将通用寄存器里的数据放到74LS273层次块作为的暂存工作寄存器DR1和DR2中；将DR1和DR2中的数据通过核心8位ALU层次块运算，将结果又保存到GR1或者GR2中。众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；说明74LS244N的功能及其在电路中作用，及输入信号G有何作用；答：74LS244层次块为三态门电路，在电路中将部件与总线连接或断开，起开关作用，当G为低电平时，部件连接，G为高电平时，部件断开。说明74LS273N的功能及其在电路中作用，及输入信号CLK有何作用；答：74LS273N作为临时工作寄存器，在电路中临时寄存数据，CLK上跳沿触发工作。说明74LS374N的功能及其在电路中的作用，及输入信号CLK及OC有何作用；答：74LS374层次块为通用寄存器组，在电路中寄存数据，同时具有三态门的作用。CLK遇上升沿触发，OC为低电平时，部件连接，OC为高电平时，部件断开。K8产生任意数据存入通用寄存器GR1.答：EQ\o\ac(○,1)K8产生数据，将所有的74244层块的G端接1（高电平）X3.G=0，将数据输入总线；EQ\o\ac(○,2)X8.oc=0，X8.clk=↑（X8的clk端由低电平跳变为高电平），将数据存入了GR1。K8产生任意数据存入通用寄存器GR2.答：EQ\o\ac(○,1)K8产生数据，将所有的74244层块的G端接1（高电平），X3.G=0将数据输入总线；EQ\o\ac(○,2)X11.oc=0，X11.clk=↑（X8的clk端由低电平跳变为高电平），将数据存入了GR2。完成GR1+GR2GR1.答：EQ\o\ac(○,1)所有74244层块G端接1，X9.G=0，X1.G=0，X2.clk=↑，X9.G=1；X10.G=0，X6.G=0，X7.clk=↑，X10.G=1；EQ\o\ac(○,2)令S3S2S1S0=1001，M=0,CN=1；X12.G=0，X8.oc=0，X8.clk=↑；完成GR1-GR2GR2。答：EQ\o\ac(○,1)所有74244层块G端接1，X9.G=0，X1.G=0，X2.clk=↑，X9.G=1；X10.G=0，X6.G=0，X7.clk=↑，X10.G=1；EQ\o\ac(○,2)令S3S2S1S0=0110，M=0,CN=0；X12.G=0，X11.oc=0，X11.clk=↑；完成GR1^GR2GR1.答：EQ\o\ac(○,1)所有74244层块G端接1，X9.G=0，X1.G=0，X2.clk=↑，X9.G=1；X10.G=0，X6.G=0，X7.clk=↑，X10.G=1；EQ\o\ac(○,2)令S3S2S1S0=0001，M=0,CN=1；X12.G=0，X8.oc=0，X8.clk=↑；；完成GR1vGR2GR2.答：EQ\o\ac(○,1)所有74244层块G端接1，X9.G=0，X1.G=0，X2.clk=↑，X9.G=1；X10.G=0，X6.G=0，X7.clk=↑，X10.G=1；EQ\o\ac(○,2)令S3S2S1S0=0110，M=0,CN=0；X12.G=0，X11.oc=0，X11.clk=↑；完成GR1⊕GR2GR1.答：EQ\o\ac(○,1)所有74244层块G端接1，X9.G=0，X1.G=0，X2.clk=↑，X9.G=1；X10.G=0，X6.G=0，X7.clk=↑，X10.G=1；EQ\o\ac(○,2)令S3S2S1S0=0110，M=1；X12.G=0，X8.oc=0，X8.clk=↑；~GR1GR2.(“~”,表示逻辑非运算)答：EQ\o\ac(○,1)所有74244层块G端接1，X9.G=0，X1.G=0，X2.clk=↑，X9.G=1；EQ\o\ac(○,2)令S3S2S1S0=0000，M=1,X12.G=0，X11.oc=0，X11.clk=↑；~GR2GR1.答：EQ\o\ac(○,1)所有74244层块G端接1，X9.G=0，X1.G=0，X2.clk=↑，X9.G=1；EQ\o\ac(○,2)令S3S2S1S0=0110，M=0,CN=0；X12.G=0，X8.oc=0，X8.clk=↑；实验电路图K8模块：由8个开关组成。74_244模块：由两个74LS244集合而成。74_27374_374模块总结及心得体会：通过实验二，我清楚了算术逻辑运算的原理和方法，明白了简单运算器的数据传输原理。能布美观整齐的接线图。通过单个对单个元件的测试，用F1打开的帮助文件，我弄清楚了74LS244,74LS273,74LS374等数字元件的功能和使用方法。熟练的掌握了子电路的创建和使用方法。试验中，发现了几个必须重视的问题：1、必须保证只有一组数据输入到总线。与总线相连的起三台门作用的74244层块只能打开一个。2、在设计电路时错误