altera fpga开发板学习nios ep4ce6学生版vga驱动与实现

VGA驱动及实现基础版本V0.0.0日期 将随时可能对 中的打印错误、新版手册中，幵上传到的上。本文部分内容来源于互联网，归原作者所作者：小马哥，可以通过 联系 开源硬件社区（Ht ）保留本的最终解释第一章VGA简 第二章时序实 第三章OVGA项 第一 VGA简一、VGA二、VGA接口形式三、VGA一、VGA就是显卡上输出模拟信号的接口，VGA（GraphicsArray）D-Sub器也配备了VGA接口。VGA是IBM在1987年随PS／2机一起推出的一种传输标准，具有分辨VGA技术的应用还主要基亍VGA显示卡的计算机、笔记本等设备。根据分辨（640x480SG（800x60（1024x768情况下，都是支持VGA标准显示的。二、VGA个。如图1-1所示。而不之配套的底座则为孔型接口。11VGA三、VGA19Key19Key(No2Sync3MonitorIDbit4MonitorIDbitMonitorIDbit5Horizontal6Red7GreenMonitorIDbit8Blue引脚1、2、3分别为红绿蓝三基色模拟电压，为0~0.714Vpeak-peak（峰-峰75欧姆，如图1-2图1-2VGA信号传输示意第二 时序实一、VGA2-12-2 time( time( 2-1VGA time(Totalframe time(Totalframetime2-2VGA行数据时序，顾名思义，也就是显示一行数据的时序。从图2-1可以看出，e=a+b+c+daa、b、B23列出常用2行时序（像素数帧时序（行数abcdeopqrs25311404149317810818310613常见刷新率时序表（时间行时序时间帧时序时间abcdeopqrs031131232002600120134032126004912013221502000121201600120131211001683200016016106016二、可编程器件来实现。这里采用廉价的可编程器件，来产生VGA所需的时序。由亍目前液晶显示器的普及，而高亍60Hz的刷新率对亍液晶来说，没有仸 以800x600在60Hz的刷新率下为例，解说VGA时序的产生。从表2可以看出，800x600@60Hz，需要40.0MHz的驱动时钟，经过计算可知，inputdclk;//40MHz800x600inputdb;outputregregflag;wire[4:0]wire[5:0]wire[4:0]assign//Hsyncclockgeneratorif(count_h==1056)count_h<=0;count_h<=//Vsyncclockgeneratorif(count_v==628)count_v<=elseif(count_h==1056)count_v<=//HsyncandVsyncgenerator.always@(posedgedclk)beginif(count_h==0)hs<=0;if(count_v==4)vs<=1;if(count_h==128)hs<=1;if(count_v==0)vs<=0;if(count_v>27&&count_v<if((count_h>216)&&(count_h<1017))beginflag<=1;addr<=addr+1;endelseflag<=0;endelse第三 OVGA项一、项目简介OVGA是【开源硬件社区】推出的开源VGA驱动项目。项目包括目利用廉价的可编程器件，实现了800x600分辨率，60Hz刷新率的下的真彩二、硬件介绍二、硬件介绍1789连在一起，但是可以掰开独立工作。两部分是通过24p连接线连接在一起的。OVGA模块供电可以选择3.3V戒者5V供电，通过板子上的跳线选择。为了便亍不其他系统连接，OVGA模块包含了两套接口，24脚底座和显存主CPLDFPC24脚接口；功能等同测试平台24p接口，用计算机时，连接亍USB转幵口CH341A三、800x600分辨率16bit下，一屏幕的数据有960k字节。 选用61LV51216作为显存，一屏幕的数据。由亍61LV51216时钟最快可以到125MHz，而们实现的显示方式只需要40MHz的驱动时钟，所以 可以用80MHz的时钟去驱动61LV51216，这样可以用时钟的偶数周期对RAM四、CPLD只能输出数字信号，而VGA需要的R、G、B需要迚行模拟-数字转换即DAC功能。实现DAC可以选用与用的芯片，但是那样价格昂贵，这里选用R-2R电阻网络作为DAC，从最终测果在要求较高的场合，是必须选用与用DAC的。绿色用6位、蓝色用5位来表示。下面就用红色5位来说明R-2R的选取。由亍DAC是一个线性的模型，所以当红色5bit输出都是的时候，们需要得到0.714V的电压，拓扑结构如图3-1所示。3图3-1R-2RDAC模式拓扑结CPLD的输出电压为3.3V，Rx为5bitR-2R电阻网络幵联而得，所以可以得

Ra//2Ra//4Ra//8Ra//16Ra= 根据式（1）（2），求解得到，Rx=271.6，Ra=526.2。所以500，1k，2k，4k，8k作为电阻网络，为了保证电阻的一致性，选用了1k、2k的排五、调试端口为了便亍调试、测试，选用了USB转幵口CH341A，对模块迚行数据。CH341A为易用的国产新片，其使用简单，价格低廉，可以通过简单的API调用，来实现数据的。CH341A支持的API为open，close，write0，wirte1，read0，get_driver_ver、get_device_name等。OVGAPC测试平台软件为OVGA.exe，可以通过这个软件到显存、OVGAOVGA五、为了便调试、测试，选用了USB转口CH341A，对模块行数据。CH341A为易用的国产新片，其使用简单，