基于AD6的原理图FPGA设计快速上手

基于AD6的原理图CPLD/FPGA设计快速上手采用熟悉的原理图编辑器,直观地进行来进行PLD设计,完成特定的电路要求及仿真.将电路功能从板卡转移到FPGA等可编程器件能给硬件设计流程知识。同样，大量的功能IP模块的源码和连接在PCB上的器件有极大不同。AltiumDesigner创建目的是使用与板级设计相同在AltiumDesigner原理图编辑器中以块级将它们连接在一起范围包括从通用的逻辑功能器件（如计数器，乘法器和各种逻辑门）图符号，与预先综合、预先验证模型链接，这些模型适合于任何得到系统计。在AltiumDesigner中，可简单地从库中把器件拖AltiumDesigner是完全独立于FPGA供应商的设计环和Xilinx®提供的各种FPGA，这样用户就具有目标器件完全的自由度。此外，Designer在开始设计前无需确定特定目标器件。在开发时系统可方便地把设计重新定位到任何系统支持的FPGA上。在设计处理过程中，系统根据选中目标0755-83423180/010-623可以为新的FPGA重新处理设计，无需改变源文件。可编程器件间户可以在一个FPGA上进行系统开发，然后重新定位设计到可选器的好处就是可以方便地比较运行于不同器件上的系统性能，甚至是比较来应商的器件。也许最重要的优点是使用AltiumDesigner用户不会固定于特定FPG本文通过一个简单的逻辑电路为实例,介绍基于原理图的PLD设计步骤.通过设计—追加/删除元件库命令增加F0755-83423180/010-623仿真测试平台文件,也就是在仿真时对测试电路的激励时序信号,用户可以使用它来对1打开上面的原理图文件,点击设计—网表两个勾,将生成以下的VHD文件0755-83423180/010-6232选择设计—创建VHDL测试平台命令,将生成测试文件,程序如下0755-83423180/010-6233生成的测试平台文件只有一个框架,需要自己手工添加仿真时序代码,在—Insertstimulu0755-83423180/010-623021-62650520010-623021-62650520010-623在项目—配置管理中,选择你想要下载芯片的型号如:Max7000s0755-83423180/010-6232打开约束文件,选择设计—追加或删除物理器件选择型号:EPM7128SLC84-150755-83423180/010-6233再选择设计—追回或删除物理器件–端口在目标中输入电路的端口IN1,约束类型中选择FPGA-PINNUM约束值为4,也就是把这个信号对应到芯片的4脚上.类似的方法添加其它引脚.然后保存0755-83423180/010-623021-62650520010-6234打开工具—FPGA优先选项,在综合中选择上面器件的型号.5在项目管理中—项目管理选项中的综合器选择AlteraQQuartusii软件0755-83423180/010-6236在查看—器件视图中打开以下视图,可以完成编译,综合及下载等流程.如果没有显示器件,可以在区域内点击右键,然后选择追回命令,添加当前使用的约束文件的器件.7点击Build,将出现一系列的报告文件