EDA秒表设计 实验报告_第1页
EDA秒表设计 实验报告_第2页
EDA秒表设计 实验报告_第3页
EDA秒表设计 实验报告_第4页
EDA秒表设计 实验报告_第5页
已阅读5页,还剩5页未读 继续免费阅读

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

EDA课程设计报告——基于VHDL语言的秒表设计课程名称:EDA技术院系:地球物理及信息工程学院专业班级:电子信息工程08级2班学生姓名:学号:指导老师:完成时间:2011年5月18日秒表设计设计要求利用EDA实验箱,通过VHDL语言进行编程,设计一个简单的秒表,并用EDA实验箱进行实现,具体设计要求如下:(1)有使能、暂停、继续、秒表计数功能;(2)带有异步复位功能;(3)显示分、秒信息,若需要,显示秒表信息。设计的作用、目的在本次设计中,可以简单的了解EDA技术的应用以及VHDL语言编写的方法。通过设计一个秒表,可以掌握用VHDL设计多位加法计数器的方法,尤其是调整时钟使得每过一秒就改变一个数,达到设计的要求。设计的具体实现1.系统概述本次系统设计主要分三个部分,一是通过VHDL语言设计一个八位的加法计数器,来实现秒表的计时功能;二是通过调整时钟使秒表计数为每秒改变一个数;三是加入一些控制按键,实现使能、暂停、继续等功能。2.程序具体设计秒表显示共有6位,两位显示分,两位显示秒,十分秒和百分秒各一位。设计时使用一个计数器,随着时钟上升沿的到来循环计数,每计数一次,百分秒位加一,通过百分秒位满十进位来控制十分位的计数,十分位满十进位,依次类推,实现秒表计数。为实现秒位的计时精确,百秒位必须以0.01秒的时间间隔计数,即时钟的频率是100Hz。为此,本设计采用3MHz的时钟频率通过分频得到100Hz的时钟频率,再送给控制时钟以得到比较精确的CLK信号。具体程序设计见附录。引脚定义如下:其中,时钟信号CLK为3MHz的时钟频率,分频后得到的时钟为CLK2,输出引脚CLK2和输入引脚CLK2在外部相连,实现将分频后的时钟送入。3.调试应用MAX+plusII软件编译调试实验控制程序,仿真运行结果如下:(1)给时钟后,实现开始功能:开始键按下(STA=‘1’)后,秒表计数开始。(2)给时钟后,实现暂停功能:从上图可以看出暂停键按下后(POS=‘1’),输出(CQ)保持不变,直到暂停键再次按下(POS=‘0’),输出才继续计数,从而实现了暂停的功能。(3)给时钟后,实现复位功能:从上图可以看出复位键按下后(RST=‘1’),输出(CQ)全部变为复位状态(0),直到复位键再次按下(RST=‘0’),输出才继续计数,从而实现了复位的功能。(4)给时钟后,实现停止的功能:从上图可以看出停止键按下后(STO=‘1’),输出(CQ)全部保持当前状态不变,直到停止键再次按下(STO=‘0’),输出才从全零状态继续计数,从而实现了停止的功能。(5)综合功能的实现:4.系统调试中出现的问题在初次系统调试的过程中,由于实验箱上并没有时钟满足运行时是一秒计一个数,所以无法实现秒表的功能。后来通过在程序中加入一个时钟分频的进程,利用实验箱上现有的时钟再得到一个新的时钟,实现了秒表的计时功能。四.心得体会通过本次EDA的实验,进一步了解了VHDL语言的特点,了解了硬件描述语言的编程思想、编程规范,在一定程度上提高了实际编程能力。附录

运行程序如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYMIAOBIAOISPORT(CLK,CLK1,STA,POS,STO,RST:INSTD_LOGIC;CQ1,CQ2,CQ3,CQ4,CQ5,CQ6:OUTSTD_LOGIC_VECTOR(3DOWNTO0);CLK2:OUTSTD_LOGIC);ENDMIAOBIAO;ARCHITECTUREBEHAVOFMIAOBIAOISBEGINPROCESS(CLK)--由频率为3MHz的时钟产生频率为100Hz的时钟VARIABLENUM:INTEGERRANGEVARIABLEQ:STD_LOGIC;BEGINIFCLK'EVENTANDCLK='1'THENIFNUM=15000THENNUM:=0;Q:=NOTQ;--计数器每计数15000,时钟改变电平--值ELSENUM:=NUM+1;ENDIF;ENDIF;CLK2<=Q;ENDPROCESS;PROCESS(CLK1,STA,POS,STO,RST)VARIABLECQI1:STD_LOGIC_VECTOR(3DOWNTO0);VARIABLECQI2:STD_LOGIC_VECTOR(3DOWNTO0);VARIABLECQI3:STD_LOGIC_VECTOR(3DOWNTO0);VARIABLECQI4:STD_LOGIC_VECTOR(3DOWNTO0);VARIABLECQI5:STD_LOGIC_VECTOR(3DOWNTO0);VARIABLECQI6:STD_LOGIC_VECTOR(3DOWNTO0);BEGINIFSTO='1'THENCQI1:=(OTHERS=>'0');CQI2:=(OTHERS=>'0');CQI3:=(OTHERS=>'0');CQI4:=(OTHERS=>'0');CQI5:=(OTHERS=>'0');CQI6:=(OTHERS=>'0');ELSIFCLK1'EVENTANDCLK1='1'THENIFSTA='1'THENIFRST='0'THENIFPOS='0'THENIFCQI1="1001"THENCQI1:=(OTHERS=>'0');--百分秒位满十进--位IFCQI2="1001"THENCQI2:=(OTHERS=>'0');--十分秒位满十进--位IFCQI3="1001"THENCQI3:=(OTHERS=>'0');--秒位满十进位IFCQI4="0101"THENCQI4:=(OTHERS=>'0');--十秒位满六进位IFCQI5="1001"THENCQI5:=(OTHERS=>'0');--分位满十进位IFCQI6="0101"THENCQI6:=(OTHERS=>'0');--十分位满六进位ELSECQI6:=CQI6+1;ENDIF;ELSECQI5:=CQI5+1;ENDIF;ELSECQI4:=CQI4+1;ENDIF;ELSECQI3:=CQI3+1;ENDIF;ELSECQI2:=CQI2+1;ENDIF;ELSECQI1:=CQI1+1;ENDIF;ENDIF;ENDIF;ENDIF;IFRST='1'THENCQI1:=(OTHERS=>'0');CQI2:=(OTHERS=>'0');CQI3:=(OTHERS=>'0');CQI4:=(OT

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论