计算机组成原理(考研期末)知识点总结

计算机组成原理（考研期末）知识点总结存储系统存储器的基本概念分类作用（层次）：CACHE主存辅存存储介质：磁半导体光存取方式随机存取：RAMROM串行访问顺序存取：磁带直接存取：磁盘信息可保存性－－易失性破坏性读出非性能指标存储容量字单位成本每位成本存储速度（数据传输率主存带宽）层次化结构Cache－主存层次：硬件实现，解决速度不匹配问题主存－辅存层次：硬件+操作系统实现，解决容量问题，逐渐形成虚拟存储系统半导体存储器存储器芯片的基本结构译码驱动电路(译码器：扩充容量)存储矩阵读写电路地址线，数据线，片选线，读写控制线半导体存储器RAM（易失性存储器）SRAM：触发器存储信息，速度快成本高集成度低，用于高速缓存DRAM：电容存储信息，需要刷新，速度慢成本低，集成度高，用于主存SDRAMDRAM的刷新：集中刷新，分散刷新，异步刷新不需要CPU控制行为单位，仅需要行地址存储器中所有芯片同时刷新RAM的读写周期ROM（非易失性存储器）特点：结构简单，位密度比RAM高，非易失性，可靠性高类型：MROM，PROM，EPPROM，FLASHMEMORY，SSD存储器与CPU的协同工作（提高存储系统的工作速度）主存与CPU的连接字扩展位扩展线选法译码片选法译码器的使用分析地址空间字位同时扩展选择存储器芯片与CPU进行连接双口RAM和多模块存储器多模块存储器单体多字多体并行低位交叉编址高位交叉编址双端口RAM高速缓冲存储器CACHE局部性原理和性能分析局部性原理空间局部性时间局部性性能分析命中率和失效率CACHE主存体系的平均访问时间CACHE工作原理地址映射方式全相联直接相联组相联替换算法RAND随机FIFO先入先出LRU最近最少使用LFU最不经常使用写策略命中全写法写回法不命中写分配法非写分配法虚拟存储器（主存和辅存共同构成）（增加存储系统的容量）基本概念：虚地址（逻辑地址）映射到实地址（物理地址）解决问题：进程并发问题和内存不够用问题类型页式段式段页式虚实地址转换（提高速度）快表TLB慢表Page指令系统指令格式操作码和地址码组成一条指令操作码定长操作码和扩展操作码操作码类型指令寻址方式指令寻址（通过PC）顺序寻址跳跃寻址数据寻址隐含寻址立即寻址：给寄存器赋初值直接寻址间接寻址：扩大寻址范围，便于编制程序寄存器寻址：指令执行速度更快寄存器间接寻址偏移寻址（各寄存器内容+形式地址）：基址寻址，变址寻址（处理数组，编制循环程序），相对寻址堆栈寻址CISC和RISCCISC复杂指令系统计算机（用微程序控制器）更多更复杂，一般为微程序控制，用于计算机系统RISC精简指令系统计算机（用硬布线控制器）指令数目少，字长固定，寻址方式少，寄存器数量多，一般为组合逻辑控制，用于手机中央处理器CPU的功能和基本结构CPU的功能：指令控制，操作控制，时间控制，数据加工，中断处理运算器功能：对数据进行加工基本结构：算术逻辑单元ALU暂存寄存器通用寄存器组累加寄存器ACC程序状态字寄存器PSW移位器，计数器控制器功能：取指令，分析指令，执行指令控制器的基本结构程序计数器PC指令寄存器IR指令译码器，时序系统，微操作信号发生器存储器地址寄存器MAR存储器数据寄存器MDR数据通路的基本结构专用通路内部总线指令执行过程指令周期构成：机器周期、CPU周期——CPU时钟周期、节拍类型：取指周期，间址周期，执行周期，中短周期标志触发器FE,IND,EX,INT：区别工作周期数据流取指周期：根据PC取出指令代码存放在IR间址周期：根据IR中指令地址码取出操作数的有效地址执行周期：根据指令字的操作码和操作数进行相应操作中断周期：保存断点，送中断向量，处理中断请求执行方案单指令周期：串行，指令相同执行时间多指令周期：串行，指令不同执行时间流水线方案：隔一段时间启动一条指令，多条指令处于不同阶段，同事并行处理数据通路的功能和基本结构（连接路径）CPU内部总线单总线多总线专用数据通路：多路选择器和三态门了解各阶段微操作序列和控制信号控制器的功能和工作原理控制器的结构和功能计算机硬件系统连接关系控制器的功能：取指令，分析指令，执行指令控制器的输入和输出硬布线控制器硬布线控制单元图：组合逻辑电路+触发器设计步骤（了解）分析每个阶段的微操作序列选择CPU的控制方式安排微操作序列电路设计微程序控制器基本结构微地址形成部件微地址寄存器CMAR控制存储器CM微指令寄存器CMDR微指令的格式水平型：并行操作字段直接编码方式直接编码方式字段间接编码方式垂直型：类似机器指令微指令的地址形成方式下地址字段指出：断定方式根据机器指令的操作码形成基本概念微命令和微操作微指令和微周期主存储器和控制存储器程序和微程序寄存器：MAR和CMAR，IR和CMDR硬布线和微程序的比较（微操作控制信号的实现形式）指令流水线指令流水线的概念指令执行过程划分为不同阶段，占用不同的资源，就能使多条指令同时执行表示方法指令流程图：分析影响流水线的因素时空图：分析性能性能指标吞吐率TP加速比S效率E影响流水线的因素结构相关（资源冲突）数据相关（数据冲突）控制相关（控制冲突）流水线的分类按使用级别：部件功能级，处理机级，处理机间按完成功能：单功能，多功能按连接方式：动态，静态按有无反馈信号：线性，非线性多发技术超标量流水线技术超流水线技术超长指令字技术总线总线概念和分类定义：一组能为多个部件分时共享的公共信息传送线路分类按数据传输格式串行，并行按功能片内总线系统总线数据总线，地址总线，控制总线通信总线按时序控制方式同步，异步总线结构单总线结构——系统总线双总线结构（通道）主存总线IO总线三总线结构主存总线IO总线DMA总线总线的性能指标总线传输周期（总线周期）总线带宽总线宽度（位宽）总线复用：一种信号线传输不同信息总线仲裁集中仲裁方式链式查询方式计数器定时查询方式独立请求方式分布仲裁方式总线操作和定时总线传输的四个阶段申请分配阶段传输请求总线仲裁寻址阶段传输阶段结束阶段定时同步定时方式（同步通信）异步定时方式（异步通信）不互锁半互锁全互锁半同步通信分离式通信总线标准IO系统IO系统基本概念演变过程早期：分散连接，CUP与IO串行，程序查询方式接口模块和DMA阶段：总线连接，cpu与io并行，中断方式及DMA方式具有IO通信结构的阶段具有IO处理机的阶段IO系统的基本组成IO软件——IO指令和通道指令IO硬件——外设，设备控制器和接口，IO总线等IO方式简介程序查询方式：IO与CPU串行，CPU有“踏步等待”现象（由程序控制）程序中断方式：IO准备数据时CPU继续工作，在指令执行结束时响应中断（由程序控制）DMA方式：主存与IO交换信息时由DMA控制器控制，在存取周期结束时响应DMA请求（由硬件控制）通道方式：通过IO指令启动通道，通道程序放在主存中（由硬件控制）外部设备输入设备——键盘，鼠标输出设备显示器分类阴极射线管（CRT）液晶（LCD）发光二极管（LED）参数屏幕大小，分辨率，灰度级，刷新频率显示存储器（VRAM）容量=分辨率*灰度级位数带宽=容量*帧频打印机外存储器磁盘存储器组成存储区域：磁头，柱面，扇区硬盘存储器：磁盘驱动器，磁盘控制器，盘片工作过程：寻址，读盘，写盘对应的控制字，串行读写性能指标容量记录密度平均存取时间数据传输率磁盘阵列RAID——利用磁盘廉价的特点提高存储性能，可靠性和安全性光盘存储器固态硬盘SSD——采用FLASHMemory记录数据IO接口主要功能设备选址功能：地址译码和设备选择传送命令传送数据：实现数据缓冲和格式转换反应IO设备的工作状态基本结构设备选择电路，命令寄存器和命令译码器，数据缓冲寄存器DBR，设备状态标记，控制逻辑电路内部接口和外部接口编址统一编址——与存储器共用地址，用访存命令访问IO设备独立编址：单独使用一套地址，有专门的IO指令分类数据传送方式：并行接口，串行接口主机访问IO设备的控制方式程序查询接口中断接口DMA接口功能选择的灵活性可编程接口不可编程接口IO方式程序查询方式：CPU与IO串行工作，鼠标，键盘程序中断方式中断系统中断的基本概念工作流程中断请求分类中断请求标记触发器INTR中断响应中断响应的条件中断判优软件：查询程序硬件：排队器优先级的设置中断处理中断隐指令关中断保存断点PC引出中断服务程序中断服务程序单重中断与多重中断中断服务程序的具体步骤中断屏蔽技术屏蔽字程序执行轨迹程序中断方式工作流程CPU占用情况中断响应（隐指令）中断服务程序DMA方式DMA控制器组成主存地址计数器：存放要交换数据的主存地址传送长度计数器：记录传送数据的长度数据缓冲寄存器：暂存每次传送的数据DMA请求触发器：设备准备好数据后将其置位控制/状态逻辑：由控制和时序电路及状态标志组成中断机构：