FPGA设计与VHDL实现 课件 ch02 FPGACPLD器件

FPGA设计与VHDL实现FPGA/CPLD器件第二章英特尔FPGA中国创新中心系列丛书普通高等教育”十三五”规划教材01PLD概述PLD概述PLD的发展历程PLD的雏形是20世纪70年代中期出现的可编程逻辑阵列(ProgrammableLo郓CArray,PLA),PLA在结构上由可编程的与阵列和可编程的或阵列构成，阵列规模小，编程烦琐。后来出现了可编程阵列逻辑(ProgrammableArrayLogic,PAL),PAL由可编程的与阵列和固定的或阵列组成，采用熔丝编程工艺，它的设计较PLA灵活、快速，因而成为第一个得到普遍应用的PLD。1PLD概述PLD的发展历程20世纪80年代初，美国的Lattice公司发明了通用阵列逻辑(GenericArrayLogic,GAL)。GAL器件采用了输出逻辑宏单元(OLMC)的结构和EEPROM工艺，具有可编程、可擦除、可长期保持数据的优点，使用方便，所以GAL得到了更为广泛的应用。CPLD(ComplexProgrammableLogicDevice),即复杂可编程逻辑器件，是从EPLD改进而来的，采用EEPROM工艺制作。1PLD概述PLD的分类1.按集成度分类集成度是PLD的一项重要指标，从集成密度上分，PLD可分为低密度PLD(LDPLD)和高密度PLD(HDPLD),低密度PLD也可称为简单PLD(SPLD)。一般按照GAL22Vl0芯片的容亚区分SPLD和HDPLD。GAL22Vl0的集成度大致在500~750门。2PLD概述PLD的分类（1)简单的可编程逻辑器件简单的可编程逻辑器件(SPLD):包括PROM、PLA、PAL和GAL四类器件。以上四类SPLD都是基于“与或“阵列结构的，不过其内部结构有明显区别，主要表现在与阵列、或阵列是否可编程，输出电路是否含有存储元件（如触发器），以及是否可以灵活配置（可组态）方面。2PLD概述PLD的分类（2)高密度可编程逻辑器件高密度可编程逻辑器件CHDPLD):主要包括CPLD和FPGA两类器件，这两类器件也是当前PLD的主流。2PLD概述PLD的分类（2)高密度可编程逻辑器件高密度可编程逻辑器件CHDPLD):主要包括CPLD和FPGA两类器件，这两类器件也是当前PLD的主流。2PLD概述按结构特点分类按照不同的内部结构可以将PLD分为如下两类。（1)基于乘积项(Product-Term)结构的PLD（2)基于查找表(LookUpTable,LUT)结构的PLD302PLD的基本原理与结构PLD的基本原理与结构PLD的基本结构任何组合逻辑函数均可化为“与或“表达式，用”与门一或门”二级电路实现，而任何时序电路又都可以由组合电路加上存储元件（触发器）构成。因此，从原理上说，与或阵列加上触发器的结构就可以实现任意的数字逻辑电路。PLD就是采用这样的结构，再加上可以灵活配置的互连线，从而实现任意逻辑功能的。1PLD的基本原理与结构PLD电路的表示方法1.PLD缓冲电路的表示PLD的输入缓冲器和输出缓冲器都采用互补的结构。2PLD的基本原理与结构PLD电路的表示方法2.PLD与门、或门表示乘积项为P=A·B•C;逻辑关系为F=P1+P2+P32PLD的基本原理与结构PLD电路的表示方法3.PLD连接的表示"X"表示可编程连接，表示该点既可以连接，也可以断开，在熔丝编程工艺的PLD(如PAL)中，接通对应于熔丝未熔断，断开对应于熔丝熔断。2PLD的基本原理与结构PLD电路的表示方法4.逻辑阵列的表示阵列中，与阵列是固定的，或阵列是可编程的，与阵列的输入变量为A2A1和A0，输出变量为F1和F0。203低密度PLD的原理与结构低密度PLD的原理与结构PROMPROM开始是作为只读存储器出现的，最早的PROM是用熔丝编程的，在20世纪70年代就开始使用了。从可编程逻辑器件的角度看，可以发现，地址译码器可看成一个与阵列，其连接是固定的；存储阵列可看成一个或阵列，其连接关系是可编程的。1低密度PLD的原理与结构PLAPLA在结构上由可编程的与阵列和可编程的或阵列构成。PLA只有4个乘积项，实际中的PLA规模要大一些，典型的结构是16个输入，32个乘积项，8个输出。PLA的与阵列、或阵列都可以编程，这种结构的优点是芯片的利用率高，节省芯片面积；缺点是对开发软件的要求高，优化算法复杂；此外，器件的运行速度低。2低密度PLD的原理与结构PALPAL在结构上对PLA进行了改进，PAL的与阵列是可编程的，或阵列是固定的，这样的结构使得送到或门的乘积项的数目是固定的，大大简化了设计算法。还可看出，PAL22V10器件在输出端还加入了宏单元结构，宏单元中包含触发器，用于实现时序逻辑功能。3低密度PLD的原理与结构GAL1985年，Lattice公司在PAL的基础上设计出了GAL器件。GAL首次在PLD上采用EEPROM工艺，使得GAL具有电可擦除重复编程的特点，解决了熔丝工艺不能重复编程的问题。GAL器件在与或阵列上沿用PAL的结构，即与阵列可编程，或阵列固定，但在输出结构上做了较大改进，设计了独特的输出逻辑宏单元(OutputLogicMacroCell,OLMC)。404CPLD的原理与结构CPLD的原理与结构宏单元结构我们可以看到每个宏单元是由类似PAL结构的电路构成的，包括可编程的与阵列，固定的或阵列。异或门的输出连接到D触发器的输入端，2选1多路选择器可以将触发器旁路，也可以将三态缓冲器使能或者连接到与阵列的乘积项。三态缓冲器的输出还可以反馈到与阵列。如果三态缓冲器输出处于高阻状态，那么与之相连的I/0引脚可以用做输入。1CPLD的原理与结构典型CPLD的结构MAX7000S是Intel早期推出的款CPLD。如图2.22所示是MAX7000S器件的内部结构，主要由以下部件构成：宏单元(Macrocells),可编程连线阵列(ProgrammableInterconnetArray,PIA)和1/0控制块WOControlBlocks)。宏单元是CPLD的基本结构，用来实现逻辑功能；可编程连线负责信号传递，连接所有的宏单元；I/0控制块负责输入／输出的电气特性控制，比如可以设定集电极开路输出、摆率控制和三态输出等。205FPGA的原理与结构FPGA的原理与结构查找表结构大部分FPGA器件采用了查找表结构。查找表的原理类似于ROM,其物理结构是静态存储器(SRAM),N个输入项的逻辑函数可以由一个2N位容量SRAM来实现，函数值存放在SRAM中，SRAM的地址线起输入线的作用，地址即输入变堡值，SRAM的输出为逻辑函数值，由连线开关实现与其他功能块的连接。查找表结构的功能非常强。N个输入的查找表可以实现任意N个输入变堂的组合逻辑函数。从理论上讲，只要能够增加输入信号线和扩大存储器容量，用查找表就可以实现任意输入变量的逻辑函数。1FPGA的原理与结构CycloneIV器件结构CycloneIV器件是Intel与TSMC(台积电）优化制造工艺推出的低成本、低功耗FPGA器件，提供以下两种型号。•CycloneIVE:低功耗、低成本。•CycloneIVGX:低功耗、低成本，集成了3.125Gbps收发器。两种型号器件均采用60run低功耗工艺。206FPGA/CPLD的编程元件FPGA/CPLD的编程元件熔丝型开关熔丝型开关是最早的可编程元件，它由可以用电流熔断的熔丝组成。使用熔丝编程技术的可编程逻辑器件如PROM、EPLD等。一般在需要编程的互连节点上设置相应的熔丝开关，在编程时，根据设计的熔丝图文件，需保持连接的节点保留熔丝，需去除连接的节点烧掉熔丝。1FPGA/CPLD的编程元件反熔丝结构熔丝型开关要求的编程电流大，占用的芯片面积大。为了克服熔丝型开关的缺点，出现了反熔丝编程技术。反熔丝技术主要通过击穿介质来达到连通的目的。反熔丝元件在未编程时处于开路状态，编程时，在其两端加上编程电压，反熔丝就会由高阻抗变为低阻抗，从而实现两个极间的连通，且在编程电压撤除后也一直处于导通状态。2FPGA/CPLD的编程元件浮栅编程器件浮栅编程技术包括紫外线擦除、电编程的EPROM、电擦除电编程的EEPROM及Flash闪速存储器，这三种存储器都是用浮栅存储电荷的方法来保存编程数据的，因此在断电时，存储的数据是不会丢失的。EPROM的存储内容不仅可以根据需要来编制，而且当需要更新存储内容时，还可以将原存储内容抹去，再写入新的内容。3FPGA/CPLD的编程元件SRAM编程元件SRAM(StaticRAM)是指静态存储器，大多数FPGA采用SRAM存储配置数据。一个SRAM单元由两个CMOS反相器和一个用来控制读／写的MOS传输开关构成，其中每个CMOS反相器包含两个晶体管（一个下拉N沟道晶体管和一个上拉P沟道晶体管）。因此，一个SRAM基本单元是由5个或6个晶体管组成的。407边界扫描测试技术边界扫描测试技术SRAM编程元件随着器件变得越来越复杂，对器件的测试变得越来越困难。ASIC电路生产批量小，功能于变万化，很难用一种固定的测试策略和测试方法来验证其功能。为了解决超大规模集成电路(VLSI)的测试问题，自1986年开始，IC领域的专家成立了联合测试行动组CJointTestActionGroup,JTAG),并制定出了IEEE1149.1边界扣描测试(BoundaryScanTest,BST)技术规范。408FPGA/CPLD的编程与配置FPGA/CPLD的编程与配置在系统可编程FPG蚁CPLD都支持在系统可编程功能，所谓在系统可编程(InSystemProgrammable,ISP),指的是对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力。这种重构或修改可以发生在产品设计、生产过程的任意环节，甚至是在交付用户后。在系统可编程技术使器件的编程变得容易，允许用户先制板，后编程，在调试过程中发现问题，可在基本不改动硬件电路的前提下，通过对FPGNCPLD的修改设计和重新配置，实现逻辑功能的改动，使设计和调试变得方便。1FPGA/CPLD的编程与配置FPGA器件的配置FPGA器件是基于SRAM结构的，由于SRAM的易失性，每次加电时，配置数据都必须重新构造。Intel®FPGA器件主要配置方式(ConfigurationScheme)有如下几种。JTAG方式：用Intel下载电缆通过JTAG接口完成。AS方式(ActiveSerialConfigurationMode):主动串行配置方式，由FPGA器件引导配置过程，它控制外部存储器和初始化过程。PS方式(PassiveSerialConfigurationMode):被动串行配置方式，由外部主机(Host)控制配置过程。2FPGA/CPLD的编程与配置CycloneIV器件的编程CycloneIV器件支持的配置方式有多种，这里只介绍最常用的三种：JTAG方式、AS方式和PS方式。其中，以JTAG方式和AS方式最为重要。一般的FPGA实验板，多采用AS+JTAG的方式，这样可以用JTAG方式调试，程序调试无误之后，再用AS方式把程序烧到配置芯片里去，将配置文件固化到实验板上，达到脱机运行的目的。CycloneIV器件的配置方式是通过MSEL引脚设置为不同的电平组合来选择的。309Intel的FPGA/CPLDIntel的FPGA/CPLDStratix高端FPGA家族系列Stratix高端FPGA家族(Family)系列从I代、II代发展到现在的StratixV、Stratix10等。StratixII器件采用1.2V、90nm工艺制作，容量从15600~179400个等效LE和多达9Mb的嵌入式RAM。1Intel的FPGA/CPLDCyclone低成本FPGA家族系列Cyclone低成本FPGA系列从I代、II代、III代发展到CycloneIV、CycloneV、Cyclone10。CycloneII器件采用90nm工艺制作；Cyclone器件的工艺是130nm。Cyclone和CycloneII器件目前已停产。CycloneIII器件采用65run低功耗工艺制作，能提供丰富的逻辑、存储器和DSP功能，CycloneIIIFPGA含有5000~120000万个逻辑单元(LE),288个DSP乘法器，存储器容量大幅增加，每个RAM块增加到9Kb,最大容篮达到4Mb,18位乘法器数噩也达到288个。3Intel的FPGA/CPLDArria中端FPGA家族系列如a是面向中端应用的FPGA系列，用于对成本和功耗敏感的收发器以及嵌入式应用。ArriaGX器件2007年推出，采用90nm工艺。收发器速率为3.125Gbps,支持PCie、以太网、SerialRapidIO等多种协议。心riaII器件基于40nm工艺，其架构包括ALM、DSP模块和嵌入式RAM,以及PCIExpress硬核。ArriaII包括两个型号：ArriaIIGX和ArriaIIGZ,后者功能更强一些。210FPGA/CPLD的发展趋势FPGA/CPLD的发展趋势FPGA/CPLD在40年的时间中取得了巨大成功，在性能、成