Xilinx可编程逻辑器件设计与开发（基础篇）连载11：Spartan_第1页
Xilinx可编程逻辑器件设计与开发（基础篇）连载11：Spartan_第2页
Xilinx可编程逻辑器件设计与开发（基础篇）连载11：Spartan_第3页
Xilinx可编程逻辑器件设计与开发（基础篇）连载11：Spartan_第4页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

Xilinx可编程逻辑器件设计与开发（基础篇）连载11：Spartan2.1.3时钟管理器（CMT）Spartan-6CMT是一个灵活、高性能的时钟管理模块。它位于芯片中央、垂直的全局时钟网络旁。如图2-17所示，它包含一个PLL和两个DCM。图2-17Spartan-6FPGACMT片内布局图一、DCMSpartan-6中的DCM与Spartan-3中的类似，如图2-18所示，同样由4部分组成。图2-18DCM功能结构图(1)延时锁相环（DLL）。DLL延时锁相环可以根据输入时钟去除DCM的输出时钟歪斜，以完全消除时钟分布延迟。其原理是将时钟输入（CLKIN）与一个反馈输入（CLKFB）进行比较，然后控制延迟线选择器，通过在DLL路径中加入合适的延迟直到CLKIN与CLKFB重合。DLL输入时钟是CLKIN和CLKFB，输出时钟信号是CLK0、CLK90、CLK180、CLK270、CLK2X、CLK2X180和CLKDV。(2)数字频率综合器（DFS）。DFS有两个用户寄存器，用来设置相对于输入时钟（CLKIN）倍频（CLKFX_MULTIPLY）和分频（CLKFX_DIVID）系数。DFS可以单独使用，还可以和DLL一起配合使用；如果DFS不和DLL一起使用，CLKIN和DFS输出之间没有对应的相位关系。DFS的输出为CLKFX和CLKFX180。(3)相移单元（PS）。相移单元PS的输入信号有PSINCDEC、PSEN和PSCLK，输出信号为PSDONE和STATUS[0]。相移模式包括固定相移和可变相移。固定相移是指DCM的9个时钟的相位输出，通常是输入时钟周期的若干分之一，固定相移值在设计中设定并在FPGA配置时载入FPGA。除了固定相移，PS还支持可变相移，根据系统要求，通过数字接口（PSINCDEC、PSEN和PSCLK）动态改变相移。每次动态改变的相移值为DCM_DELAY_STEP，DCM_DELAY_STEP对应的范围可参考附带光盘中的《Spartan-6数据手册》。(4)状态逻辑。状态逻辑反映DCM的状态，对应两个输出信号LOCKED和STATUS[0]。如图2-19所示，主要有2个DCM的原语调用，DCM_SP和DCM_CLKGEN。图2-19DCM原语DCM_SP提供DCM的传统特性：时钟DESKEW、频率综合和固定及可变相移。DCM_SP所有的属性都是在设计时确定，上电配置的时候编程到FPGA，除了动态相移功能外，所有的属性在运行时是不可以更改的。DCM_CLKGEN提供了如下更多的DFS性能。低抖动的CLKFX和CLKFX180输出。提高了输入时钟CLKIN的抖动容限。支持M和D的动态编程，动态设置CLKFX_MULTIPLY和CLKFX_DIVIDE。CLKFX_MULTIPLY和CLKFX_DIVIDE属性值范围更大。当输入时钟丢失时，自激振荡器工作。具有扩频

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论