《电工电子技术》课件第十三章上

第13章触发器和时序逻辑电路第一节双稳态触发器第四节集成555定时器第三节计数器第二节寄存器第五节可编程逻辑器件数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路

组合逻辑电路的特点：只由逻辑门电路组成，它在某一时刻的输出状态仅由该时刻的输入信号状态决定。时序逻辑电路的特点：由逻辑门、触发器构成，它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。一、基本RS触发器&&RSQQ••101010

触发器有两个重要的特点：（1）触发器有两个可能的稳定工作状态（2）触发器具有记忆功能电路组成及工作原理Qn=1，Qn=0则Qn+1=0，Qn+1=1第一节双稳态触发器(1)设S

=1，R

=0Q=1Q=0Q=0Q=1&&RSQQ••011010则Qn+1=1，Qn+1=0&&RSQQ••111010则Qn

=Qn+1(3)设

S

=R

=1(2)设

S

=0，R

=1Qn=0，Qn=1&&RSQQ••0011禁用110011111010100001010111000禁用001禁用SRQnQn+1特征表0

0

不定，禁止

SRQ功能表1

00

0

11

1

1不变

(4)S

=R

=0基本RS触发器符号二、同步RS触发器&&ABQQRD&&RSDCDSCPCP：时钟脉冲未到，即

CP=0时，C、D门被封锁，无论S、R

端加什么信号它们输出全是1，触发器保持原来状态不变。时钟脉冲触发方式:电位触发在CP=1时,R、S的变化才能引起触发器翻转。为正电位触发。SRQQ(2)

S

=1，R

=0，&&R•01010(3)

S

=0,R

=1，(4)

S

=R=1(1)

S

=R

=0Qn

=Qn+1禁用&&RDSD0

0不定，

QQ••11010ABCD11100CPS0SRQ功能表1

00

0

11

1

1不变

SRDSD

CPQQSR符号Qn+1=1

Qn+1

=0

RSCP=1时：&&ABQQRD&&RSDCDSCP000000111001101101000110110禁用111禁用SR

QnQn+1特征表Qn10（当CP=1时）RD、SD不受CP控制，直接将触发器置1或置0。SD置1、RD置0，并低电平有效。000000111001101101000110110禁用111禁用SR

QnQn+1特征表Qn10SR=01

1禁止

SR

Qn+1功能表0

0Qn

0

10

1

01

制约条件SR；Qn+1=SS=R=0；Qn+1=QnS=R=1；禁止CP例：初态Q=0，画出在CP作用下Q端的波形。SRQ不定禁止出现1

1不定，禁止

SR

Qn+1功能表0

0Qn

0

10

1

01

思考题:如何使同步RS触发器具有计数功能?计数功能要求：Qn+1=Qn&&ABQQRD&&RSDCDSCPCPQC

QBQA000011100011110100101101012345678000计数器状态表存在的问题：空翻现象SR；Qn+1=S=Qn1、负边沿

JK触发器三、边沿触发器KJCPQQ边沿触发器是在时钟信号的某个边沿(上升沿或下降沿)才能响应输入信号引起翻转的触发器，从而提高了工作的可靠性和抗干扰能力。负边沿JK触发器由两个与或非门和两个与非门组成。两个与或非门组成了基本RS触发器，两个与非门为输入控制门。注意：其中与非门的传输时间大于与或非门SR当CP=1时KJCPQQ当CP=0时两个与非门被封锁，基本RS触发器保持不变对输入信号解除封锁，但是SR因此触发器的状态保持不变。当CP的下降沿到来时情况就发生了变化当CP=1时，R、S端接受了J、K的信号，但在输出端由于与或非门的结构和CP=1因此输出仍保持不变。KJCPQSRQCP的信号直接加到与或非门的外侧与门，而内侧与门R、S端则需要一个与非门的延迟时间才响应CP变成0的情况。在这一延迟时间中，与或非门外侧的与门是0，与或非门的输出由内侧来决定，而内侧的输入则靠着这一时间差还维持着CP为1时的状态，即：注意：KCPQSRQ也就是说在CP=0的瞬间触发器完成了一次翻转。而过了与非门传输时间。R、S端由于CP为0而都变为1，封锁了J、K端的信号。注意，触发器接受的是CP下降沿到来之前的J、K信号，而CP下降沿到来后的J、K信号因CP为0而被封锁。（3）J=1，K=0（1）J=K=0，

Qn+1=Qn由可得：（2）J=0，K=1Qn+1=0Qn+1=Qn+Qn=1（4）J=K=1Qn+1=QnJK

QnQn+1100110111010001100JK触发器特征表11011110Qn00000011Qn保持功能置1功能置0功能计数功能Qn+1跟随J变化J=K时：

JK触发器逻辑符号边沿型上升沿触发边沿触发型且下降沿触发1

1Qn

JK

Qn+10

0Qn

0

10

1

01

JK触发器功能表CP为什么能防止空翻?QJ=K=1KJSDRDCQQ&&

KJSDRDCQQ&&

CP例：已知下降沿触发的JK触发器CP和J、K端的波形，试画出输出端Q的波形。初态为“0

”。JKQ1

1Qn

JK

Qn+10

0Qn

0

10

1

01

JK触发器功能表2、

D触发器SDRDCQQ

D符号D触发器特征表

000

010101111D

QnQn+110置1置0

Qn+1跟随DQn+1=D特征方程触发方式：边沿触发型，且上升沿有效。结构形式：维持阻塞型DQn+10101D触发器功能表CP例：已知维持阻塞型D触发器CP和D端的波形，试画出输出端Q的波形。

DQDQn+10101D触发器功能表四、触发器逻辑功能的转换1.J-K触发器转换为D触发器1JKDCPJ=D；K=DJ=K时，实现了D触发器的功能2.D触发器转换为J-K触发器KJCQQ

D&&&1CPQn+1=JQn+KQnQn+1=D

D=JQn+KQn=JQn

KQnKJSDCQQ

SDRDCQQ

DACP已知CP和A的波形，画出Q1、Q2的波形。CPARD1=SD2=AF1F2C1=C2=CPD1=Q2J2=Q1K2=Q1Q1Q2Q1（J）（D）例：上升沿时：Q1随Q2下降沿时：Q2随Q1

根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出第二节寄存器

一、数码寄存器CRDDCRDDCRDDCRDD&&&&••••Q3'Q2'Q1'Q0'Q3Q2Q1Q0••输出清零接收F3F2F1F0A3A2A1A0•••D触发器组成的数码寄存器N个触发器可寄存N位二进制数码，并行输入并行输出方式。

数码寄存器是存放二进制数码的逻辑部件。工作方式--单拍式1.移位寄存器并行输出CPD0Q0Q1Q2Q3CP011

1D0Q0Q1Q2Q31101每加入一个CP脉冲，每个触发器中所存储的数码就依次向左或向右移一位。串行输出CRDDCRDDCRDDCRDDDO串行输入清零移位脉冲CP•••

••

••Q0Q1Q2Q3•••F0F1F2F3二、移位寄存器CPQ0Q2Q31101Q1波形图串行输入串行输出CP

Q3Q2Q1Q00000

01000

12001

03010

14101

11011

高位状态表2.中规模双向移位寄存器74LS194UCCQ0Q1Q2Q3CPSBSAGNDDSLDSRCrD0D3D2D1DSR：右移串行输入端DSL：左移串行输入端D3~D0：并行输入端Q3~Q0：数据输出端CP：时钟脉冲输入端Cr：清零端，Cr=0时清零上升沿触发控制端：（1）SBSA=00，CP上升沿到后，输出不变。（2）SBSA=01，CP上升沿到后，右移。（3）SBSA=10，CP上升沿到后，左移。（4）SBSA=11，CP上升沿到后，并行输入。注意：此处左移和右移以芯片中几何排列为准。Q0Q1Q2Q3Q3Q2Q1Q074LS194UCCQ0Q1Q2Q3CPSAGNDDSLDSRCrD0D3D2D1SB74LS194UCCQ0Q1Q2Q3CPSAGNDDSLDSRCrD0D3D2D1SB例:使八个灯从左至右依次变亮,再从左至右依次熄灭，应如何连线?….….右移8个1，再右移8个0移位脉冲5V5V1115VSB清零

计数器的功能和分类*计数器的功能

记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。计数器循环一周所需的脉冲个数称为计数器的模。**计数器的分类同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数进制来区分各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。第三节、计数器1.异步二进制加法计数器CQ2Q1Q0000011100011110100101101012345678000加法计数器状态表各触发器J=K=1低位的Q端接高位的CP端CPQ0Q1Q2一、二进制计数器RDK

CPQQRDK

CPQQRDK

CPQQ清零计数输入CPF0F1F2Q0Q1Q2JJJ作用：计数、分频J0=K0=1J1=K1=Q0J3=K3=Q2•Q1•Q0J2=K2=Q1•Q02.同步二进制加法计数器计数脉冲同时加到触发器的时钟端•JK

CPQQ

•JK

CPQQ

•JK

CPQQ&&••JK

CPQQ&&•••••CP1••••Q0Q1Q2Q3

••F0F1F2F3CP

Q3Q2Q1Q000000

10001

20010

30011

40100

50101

60110

70111

81000

CP

Q3Q2Q1Q091001

101010

111011

121100

131101

141110

151111

160000

驱动方程：CP

Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000十进制加法计数器状态表1.8421码2.8421码十进制加法计数器波形图Q0Q1Q2Q3CP12345678910二、

十进制加法计数器QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3Q1Q2Q3CP1五进制加法计数器二进制3.8421码二—五—十进制加法计数器QQSDRDCJKF0Q0计数输入CPCP0QQSDRDCJKQQSDRDCJKQQSDRDCJK&F1F2F3Q1Q2Q3J2=K2=1J3=Q2Q1；K3=1C1=C3=CP；C2=Q10J1=0K1=1CPQ3Q2Q1050000100011010101234状态表J1=Q3；K1=10J3=0K3=10第五个脉冲到来后，计数器清零了，称为五进制CP驱动方程：QQSDRDCJKQ计数输入CPCPSDRDCQQ<DQF0计数输入CPCP1、JK触发器和D触发器接成计数状态的基本状态计数器分析小结2、分析时先写出驱动方程，异步计数器要注意CP脉冲何时到来。3、由驱动方程，触发器真值表列状态表，由此得出几进制。实现了Qn+1=Qn&&ACBQQAB=SC=R0

0

不定，禁止

SRQ功能表1

00

0

11

1

1不变

ABCQ不定Q原始状态为“1”Qn+1=C（A+B+Qn）？作业、实验评议题：输入8421BCD码，能被2整除时输出“1”，否则输出“0”。F=D3D2D1D0+D3D2D1D0+D3D2D1D0+D3D2D1D0+D3D2D1D0=D3D0+D2D1D0=D0（D3+D2D1）F=D0？

D3D2D1D00000010001200103001140100501016011070111810009