基于NiosII的智能多接口片上系统设计_第1页
基于NiosII的智能多接口片上系统设计_第2页
基于NiosII的智能多接口片上系统设计_第3页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

基于NiosII的智能多接口片上系统设计摘要：设计了一种基于NiosII处理器的片上系统（SoC），集成了NiosII处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点，适合于片上系统开发与应用。本设计使用VerilogHDL硬件描述语言在QuartusII环境下进行IP软核设计、综合、布局布线，在ModelSim下完成功能、时序仿真，在SoPC下完成系统的定制与集成，在NiosIIIDE环境下完成片上系统软件程序的开发，最后在FPGA器件上实现了智能多接口功能的片上系统。随着超大规模片上系统需求的日益增多，基于传统IC芯片的微电子应用系统设计技术正在转向基于知识产权IP（IntellectualProperty）核的片上系统技术发展［1］。因此，基于资源IP核的复用设计方式已开始逐渐成为国内外微电子系统设计的一项支撑技术。从应用功能角度划分IP核有三大类：微处理器IP核（如8位8051核、32位NiosII、Microblaze核等）、各种接口IP核（如SDRAM控制器、PCI总线接口、CAN总线接口、串行总线接口IP核等）和专用算法IP核（图形编解码H.264、加密核等）。使用IP核复用技术，将IP集成到FPGA芯片上，可缩小PCB板体积，降低功耗；还可以根据需要进行功能的升级、扩充和裁减。本文以Altera公司的NiosII为主处理器并集成PCI接口、串行接口、CAN接口、网络接口设计为例，说明片上系统的设计方法。1设计原理采用片上系统设计的智能多接口模块一般可以不需要外部主处理器操作系统的干预，其典型结构如图1所示。在工作时，片上系统收到的信号经过本板上NiosII处理器处理转换后，即可将数据信号送出或做其他处理。信号转换、处理工作全部由片上系统完成，不增加外主处理器操作系统的软件开销，因而对整个系统的负担更小。也可以要通过接入的PCI等系统总线，以中断提请等方式向外部主处理器提请访问，可完成与外主处理器的数据交换［4］。在开源OpenCores组织的网站上，可以获取大量共享IP核，但是大多数是未被验证的，或者由于是不同人撰写的，其代码风格也不尽相同。其接口信号定义为标准Wishbone总线形式，Wishbone着重定义IP核的接口信号和总线周期标准来实现IP核的重用。通过对IP软核代码的分析，在原代码的基础上可通过修改IP核的部分逻辑功能（如增加内嵌数据收发FIFO深度），优化部分接口逻辑；通过对异步信号同步采样一次，可以去干扰，消除亚稳态以及虚假的Glitch；可通过增加复位状态寄存器等实现优化设计。最终完成基于Wishbone总线的IP软核设计

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论