无复位寄存器设计要点_第1页
无复位寄存器设计要点_第2页
无复位寄存器设计要点_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

无复位寄存器设计要点1、无复位寄存器如下代码所示，在verilog代码中，无复位寄存器是没有复位信号的。在12mn，7mn，5mn工艺中，同类型的标准cell，无复位cell比有复位cell面积约小20%左右。因此在很多芯片设计中，为了减少面积和功耗，通常会大规模使用无复位寄存器。always@(posedgeclk)

if(!rstn)

beginvld_out<=1'b0;endelsebeginvld_out<=vld_in;end//无复位寄存器写法always@(posedgeclk)if(vld_in)begindata_out<=data_in;end//同步复位寄存器写法always@(posedgeclk)if(!rstn)begindata_out<='b0;end

elseif(vld_in)begindata_out<=data_in;end2、无复位寄存器的麻烦虽然无复位寄存器能够节省面积和降低功耗，但是因为无确定的初始值，因此经常会带来很多麻烦，特别是仿真过程中开启X态传播编译选项后，通常会出现各种各样的问题。例如，X态相互反馈，造成一直没有确定值。因此使用无复位寄存器对设计人员提出了更高的要求。这里，我们讲2个简单但是特别高效的方法。3、控制信号不要使用无复位寄存器使能信号如数据vld信号，ram读写使能，总线读写使能等，不要使用无复位寄存器。状态机状态不要使用无复位寄存器。否则在芯片中，上电后的初始阶段会存在意想不到的使能信号，导致功能混乱。例如，有不符合预期的统计和中断等，更严重的是关键状态机状态错乱。像data信号可以使用无复位写法。//推荐写法always@(posedgeclk)if(!rstn)beginvld_out<=1'b0;endelsebeginvld_out<=vld_in;end//不推荐写法always@(posedgeclk)vld_out<=vld_in;4、关键位置做好X态隔离在和其他模块对接的信号上做好X态隔离，不使用clk-gating形式的写法。特别是在IP自身是异步复位设计，而自研代码是无复位设计占比居多的情况，一定要注意X态隔离。如下所示，虽然推荐写法没有clk-gating，翻转功耗上略微大一些，但是在关键的位置（子系统模块接口，IP接口）还是值得这么设计的。推荐写法中，vld_in为0时，data_out赋值为全0，保证了data_out的确定状态。请注意：在子系统/模块数据入口和数据出口，都建议做X态隔离，但是在内部模块的尽量避免这类写法。//不推荐写法--没有x态隔离always@(posedgeclk)

if(vld_in)

begin

data_out

<=data_in

;end//推荐写法--已做x态隔离always@(posedgeclk)

if(vld_i

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论