电设经验交流-东南大学_第1页
电设经验交流-东南大学_第2页
电设经验交流-东南大学_第3页
电设经验交流-东南大学_第4页
电设经验交流-东南大学_第5页
已阅读5页,还剩39页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

2011瑞萨杯全国大学生电子设计竞赛经验交流文宸宇wcystu01@东南大学南京.江苏E:简易数字信号传输性能分析仪我的竞赛历程知识储备课程实践环节校内电类竞赛赛前准备赛中注意事项赛题作品解析几点体会总结content1.我的竞赛历程1.1知识储备fundamentalC++程序设计(1.1)电路基础(2.1)计算机结构与逻辑设计(数电)(2.1)电子线路基础(模电)(2.2)微机原理与接口(2.2)信号与系统(2.2)1.1知识储备Nextstep自动控制原理(3.1)通信电子线路(3.1)通信原理(3.2)数字信号处理(3.2)1.2实践环节Courseexperiments计算机结构与逻辑设计实验(2.1)

门电路逻辑设计、ROM、CPLD、小型控制系统电路实验(2.1)模电实验(2.2)

运算放大器、三极管、滤波器、信号整形、功放微机原理与接口实验(2.2)汇编语言、利用总线扩展卡和小型外设(键盘、拨码开关、LED、数码管、电动机等)实现一个控制系统数电期末大实验的作品在面包板上完全用门电路搭建的小型控制系统课程设计

数字系统与课程设计(2.2)

basedonFPGAwithVHDL

学习VHDL、自定题目、利用FPGA开发一个小型数字系统。(控制、游戏)

电子系统设计(3.1)

MCU&FPGA

学习单片机和verilog、自定题目、基于单片机或/和FPGA设计实现一个小型电子系统或一个课程实验。1.2实践环节SRTP(studentsresearchteachingprogram)各种竞赛讲座:

FPGA、嵌入式、电设、智能车、TI模拟、ALTRA单片机…1.3校内电类竞赛东南大学PLD设计大赛东南大学智能车竞赛东南大学嵌入式系统设计竞赛东南大学电子设计竞赛硬件条件创新实验室常用仪器设备学习开发平台我院的创新实验室2.赛前准备时间:1—1.5month选定方向放大器、仪器仪表、测量控制、通信

确定一两个自己熟悉的、擅长的、有经验的、有兴趣的方向。例如:仪器仪表。了解大体性能指标近几届竞赛中相关方向的题目的性能指标及功能要求。例如:带宽、噪声、功能等。准备常用模块高速A/DD/A、MCU最小系统版、FPGA、运放通用板(射极跟随、放大、高增益、VGC)、filter通用板、液晶屏、键盘、存储器、电源模块、DDS模块…软件电路仿真、滤波器设计、电源设计、Quartus、MCU下载调试平台算法与驱动液晶屏驱动、键盘驱动、A\DD\A驱动、DDS驱动、存储器驱动、MCU与FPGA通信、菜单界面、插值算法、FFT算法、绘图算法…典型系统的搭建示波器、频谱分析仪、扫频仪赛前准备的充分与否直接决定了比赛的心态和成绩。只凭借4天3夜的努力是不可能完成一个出色的作品的。赛前准备是竞赛的重点环节,竞赛只是准备后的发挥,只是准备情况的一次展示。实验中的文档记录资料是很重要的一个部分。进行材料整理、归纳总结记录的训练,形成良好的实验习惯3.赛中注意事项选题题目要求的解决方案自己熟悉,至少这方面相关的软硬件自己接触过。方案论证一定要多提出几套方案,仔细论证后在动手。磨刀不误砍柴工。盲目下手只会浪费时间,越到后期问题越多,甚至有些无法弥补。计划大体计划项目进度和休息时间。作品打包关键部分的备份分工与协作能力互补、调理分工、相互扶助、相互鼓励心态紧张而平和、锲而不舍4.赛题作品解析信号产生:m序列原码、曼彻斯特码、时钟码率:10Kbps—100Kbps,10K步进可调幅度:TTL电平噪声:m序列频率:10Mbps幅度:100mV---5V连续可调4.1.题目要求低通滤波器:100KHz、200KHz、500KHz衰减:>40dB/dec通带增益0.2—4可调加法电路:噪声和信号的叠加输出幅度:1V—22.5V同步时钟提取:从带有噪声的信号中提取时钟信号眼图的显示:示波器和液晶屏读出眼幅度4.2.方案选择信号与噪声产生FPGA方便频率调节方便曼彻斯特码的产生方便修改方便显示当前频率门电路和移位寄存器成本低,功能专一调节频率和显示频率麻烦滤波器对相位特性没有特殊要求衰减特性优异带内外起伏小

巴特沃斯低通滤波器

带内外无起伏衰减特性可以接受2阶以上可以满足要求增益调节

滤波与增益调节分开,电路上容易实现,滤波器不易自激,调节容易实现数字信号分析核心问题:同步时钟提取关键技术:相位锁定、时钟连续1.功频谱分析法滤波——ADC——FFT——找出时钟谱线——测得时钟频率——产生时钟频率问题:频率测量的误差由FFT的点数决定频率产生的误差有晶振的准确性与稳定性决定相位无法锁定2.数字锁相环数字基带信号处理中提取同步时钟的标准方法。可以实现严格的相位锁定,可以用FPGA实现。我们对理论不了解,没用做过相应的实验3.时域波形分析法滤波——整形——找出信号跳变沿——根据信号跳变发出时钟的跳变

发出的时钟是根据输入信号的跳变而产生的,可以严格的相位锁定。难点:跳变沿的判断时钟连续问题眼图的显示

示波器:简单,方便液晶屏:系统的完整性有特色

对液晶屏熟悉、有相关的驱动和算法准备4.3.系统框图作品全图4.4.关键技术1.加法电路电压幅度高,TTL

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论