简易正弦信号发生器的设计实验报告_第1页
简易正弦信号发生器的设计实验报告_第2页
简易正弦信号发生器的设计实验报告_第3页
全文预览已结束

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

EDA实验报告书姓名xxx学号xxxxxxx实验时间课题名称简易正弦信号发生器的设计实验目的1.进一步熟悉Quatus软件的使用方法;2.掌握逻辑分析仪的使用方法;3.掌握LPM-ROM的使用方法;设计要求定制LPM-ROM模块,并利用其设计一个简易的正弦信号发生器,该信号发生器由以下三部分组成:(1)计数器或地址信号发生器;(2)正弦信号数据存储器ROM(6位地址线,8位数据线),含有128个8位波形数据(一个正弦波形周期)。(3)VHDL顶层程序设计本实验中待测信号为ar和q。时钟选择clk;时能信号为en,高电平触发。设计思路1、定制初始化波形数据文件:建立.mif格式文件。File—new—otherfiles,选择MemoryInitializationFile选项,选择64点8位的正弦数据,弹出表格后输入教材图4-38中的数据。然后以romd.mif的名字保存至新建的文件夹中。2、定制LPM_ROM元件:利用MegaWizardPlug-InManager定制正弦信号数据ROM宏功能块,并将以上的波形数据加载于此ROM中。并以data_rom.vhd名字将生成的用于例化的波形数据ROM文件保存至上述文件夹中。3、用VHDL语言完成正弦信号发生器的顶层设计:此过程与实验七的步骤类似。设计原理图及源程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYqqISPORT(RST,CLK,EN:INSTD_LOGIC;AR:OUTSTD_LOGIC_VECTOR(5DOWNTO0);Q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));END;ARCHITECTUREONEOFqqISCOMPONENTROM1PORT(address:INSTD_LOGIC_VECTOR(5DOWNTO0);inclock:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDCOMPONENT;SIGNALQ1:STD_LOGIC_VECTOR(5DOWNTO0);BEGINPROCESS(CLK,RST,EN)BEGINIF(RST='0')THENQ1<="000000";ELSIFCLK'EVENTANDCLK='1'THENIF(EN='1')THENQ1<=Q1+1;ENDIF;ENDIF;ENDPROCESS;AR<=Q1;u1:ROM1PORTMAP(address=>Q1,q=>Q,inclock=>CLK);END;仿真波形图实验结果问题讨论总结宏功能模块的应用环境,可实现哪些设计?LPM是参数可设置模块库LibraryofParameterizedModules的英语缩写,Altera提供的可参数化宏功能模块和LPM函数均基于Altera器件的结构做了优化设计。在许多实用情况中,必须使用宏功能模块才可以使用一些Altera特定器件的硬件功能。例如各类片上存储器、DSP模块、LVDS驱动器、嵌入式PLL以及SERDES和DDIO电路模块等等。这些可以以图形或硬件描述语言模块形式方便调用的宏功能块,使得基于EDA技术的电子设计的效率和可靠性有了很大的提高LPM可实现基于LPM的流水线的累加器的设计,逻辑数据采样电路设计,简易正弦信号发生器的设计等。设计一个方波生成器。LIBRARY

IEEE;

USE

IEEE.STD_LOGIC_1164.ALL;

USE

IEEE.STD_LOGIC_UNSIGNED.ALL;

USE

IEEE.STD_LOGIC_ARITH.ALL;

ENTITY

SQUARE

IS

PORT(CLK,CLR:IN

STD_LOGIC;

Q:OUT

INTEGER

RANGE

0

TO

255);END

ENTITY;

ARCHITECTURE

BEHAV

OF

SQUARE

IS

SIGNAL

A:BIT;

BEGIN

PROCESS(CLK,CLR)

VARIABLE

CNT:INTEGER

RANGE

0TO32

BEGIN

IF(CLR='0')

THEN

A<='0';

ELSIF

CLK'EVENT

AND

CLK='1'

THEN

IF

CNT<31

THEN

CNT:=CNT+1;

ELSE

CNT:=0;

A<=NOT

A;

END

IF;

END

IF;

END

PROCESS;

PROCESS(CLK,A)

BEGIN

IF

CLK'EVENT

AND

CLK='1'

THEN

IF

A='1'

THEN

Q<=255;

ELSE

Q<=0;

END

IF;

END

IF;

END

PROCESS;

EN

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论