D触发器的设计实验报告_第1页
D触发器的设计实验报告_第2页
D触发器的设计实验报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

EDA实验报告书姓名xxx学号xxxxxxx实验时间课题名称上升沿触发的D触发器的设计实验目的1.初步掌握QuatusⅡ软件的使用方法2.掌握采用VHDL语言设计常见时序逻辑电路的方法3.理解时钟信号和使能信号在VHDL语言中的表述方法。4.进一步熟悉VHDL语言的常见语句设计要求1.设计一个带使能信号的上升沿触发的D触发器。其中EN=1时触发器正常工作.2.设计带有使能端的JK触发器设计程序设计思路D触发器的四个端口CLK,D,en,Q数据类型定义为STD_LOGIC,再根据各输入输出的功能编写程序。使上升沿触发，en为控制端。设计原理图及源程序源程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFISPORT(CLK,D,EN:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFDFISSIGNALQ1:STD_LOGIC;BEGINPROCESS(CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENIFEN='1'THENQ1<=D;ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDbhv; 带有使能端的JK触发器设计程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYJKFISPORT(CLK,J,K,EN:INSTD_LOGIC;Q,NQ:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFJKFISSIGNALQ_S,NQ_S:STD_LOGIC;BEGINPROCESS(CLK,J,K)BEGINIFCLK'EVENTANDCLK='0'THENIFEN='1'THENIFJ='0'ANDK='1'THENQ_S<='0';NQ_S<='1';ELSIFJ='1'ANDK='0'THENQ_S<='1';NQ_S<='0';ELSIFJ='1'ANDK='1'THENQ_S<=NOTQ_S;NQ_S<=NOTNQ_s;ENDIF;ENDIF;ENDIF;ENDPROCESS;Q<=Q_S;NQ<=NQ_S;ENDbhv;仿真波形图问题讨论列举Quatus=2\*ROMANII和Maxplus=2\*ROMANII软件在使用过程中的不同之处1、推荐用于所有新的CPLD、FPGA和结构化ASIC设计1）支持新的MAX®IICPLD以及Cyclone™、Stratix™和StratixIIFPGA以及HardCopy™结构化Asic2）支持MAX、FLEX®和ACEX®设计2、更快的按键式性能表现，更适用于引脚锁定的情况3、出众的集成化综合支持4、友好的MAX+PLUSIIlook-&-feel选项5、转换MAX+PLUSII工程的增强功能6、许多设计人员使用QuartusII软件，并且对其印象深刻教师评分操作成绩报告成绩

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论