中山大学计算机体系结构复习笔记

Ch1摩尔定律(芯片技术)当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。安德厚定律计算机分类的依据：现代计算机应用新的分类：个人移动设备(PersonalMobileDevice(PMD)：智能手机、平板电脑等，强调高效和实时性；桌面计算(DesktopComputing)：PC业务，强调性价比(priceperformance)；服务器：强调可用性(availability)、规模化/可扩展性(scalability)、吞吐率；仓库级计算机(Clusters/WarehouseScaleComputers(WSA)):用于软件及服务(SaaS)服务，强调性价比和可用性。嵌入式计算(EmbeddedComputers):强调价格。>应用程序中的两种并行数据级并行(Data-LevelParallelism(DLP)):可以同时操作许多数据项任务级并行(Task-LevelParallelism(TLP)):创建一些能够单独处理但大量采用并行方式执行的工作任务。Classesofarchitecturalparallelism/计算机硬件实现DLP和TLP两种并行的4种方式指令级并行(Instruction-LevelParallelism(ILP)):流水线向量体系结构和图形处理器(Vectorarchitectures/GraphicProcessorUnits(GPUs)):将单条指令并行应用于一个数据集，以开发数据级并行。线程级并行(Thread-LevelParallelism)请求级并行(Request-LevelParallelism)心Flynn'sTaxonomy(弗林分类法)SISD——标准的顺序计算机，可以利用指令级并行SIMD——开发数据级并行MISD——没有这种类型的商用多处理器，但是包含这种类型后，分类变得完整MIMD——开发线程级并行♦计算机体系结构经典：机器语言程序员所看到的传统机器级所具有的属性，即概念性结构与功能特性。计算机组成：计算机系统结构的逻辑实现一种体系结构可以有多种组成。e.g.X86一种组成可以有多种物理实现现代计算机体系结构则包括组成与实现，即计算机系统的层次结构。>ISA(指令集体系结构)

ARM&&MIPS80x86ISA分类载入-存储ISA寄存器-存储器ISA存储器寻址必须对齐不需要对齐寻址模式MIPS:寄存器寻址、立即数寻址、位移量寻址ARM:...+程序计数器寻址、两个寄存器之和•••+位移量的3种变化形式（寄存器间接寻址、基址寻址、变址寻址）操作数的类型和大小8、16、32、64、IEEE754浮点数还支持80位浮点数操作指令简单、易于实现流水化丰富、大控制流指令MIPS条件分支检测寄存器中的内容；ARM和MIPS将返回地址放在寄存器中和ARM分支测试条件代码位；将返回地址放在存储器的一个栈中ISA的编码定长32位变长1-18字节>趋势技术趋势（5）集成电路逻辑技术；半导体DRAM；半导体闪存；磁盘技术；网络技术性能趋势带宽优于时延集成电路中的功率和能耗趋势在时钟频率和电源电压保持不变的情况下，提咼能耗效率成本趋势构建成本：技术改进运行成本：需要高效利用能源来降低虚拟机：由软件实现的机器系列机：由同一厂家生产的具有相同的系统结构，但具有不同的组成和实现的一系列不同型号的机器。WSC和服务器：相同：非常看重可用性WSC以很多廉价组件作为构建模块，依靠软件层来捕获和隔离在这一级别进行计算时发生的许多故障。WSC的可扩展性通过连接这些计算机的局域网实现，而服务器则是通过集成计算机硬件来实现。WSA和超级计算机：相同：非常昂贵超级计算机强调浮点性能，常用于运行大型的、通信密集的批程序，这些程序可能一次运行几个星期。这种紧密耦合性决定了超级计算机要使用非常快速的内部网络；而WSC则更重视互动应用程序、大规模存储、可靠性和很高的因特网带宽。

心PrinciplesofComputerDesign充分利用并行局部性原理（时间局部性、控件局部性）以经常性事件为重点Amdahl定律加快某部件执行速度所能获得的系统性能加速比，受限于该部件的执行时间占系统中总执行时间的百分比。加速比依赖于两个因素：可改进比例和部件加速比加速比=总执行时间改进前总执行时间加速比=总执行时间改进前总执行时间改进后（1一可改进比例）+可改进比例部件加速比⑤CPU性能公式CPU时间=指令数xCPIx时钟周期数>MTTF:平均无故障时间MTTR:平均修复时间MTBF:平均故障间隔时间MTBF=MTTF+MTTR> Ch2>存储器层次结构服务器：CPU（寄存器）fL1缓存fL2缓存fL3缓存f存储器f磁盘存储PMD：CPU（寄存器）fL1缓存fL2缓存f存储器f磁盘存储>从用户的角度来看，存储器的三个主要指标：容量、速度和价格（指每位价格）>从主存的角度来看：“Cache—主存”层次：弥补主存速度的不足“主存一辅存”层次：弥补主存容量的不足>全相联：主存中的任一块可以被放置到Cache中的任意一个位置。直接映象：主存中的每一块只能被放置到Cache中唯一的一个位置。组相联：主存中的每一块可以被放置到Cache中唯一的一个组中的任何一个位置。

"Cache—主存”与“主存一辅存”层次的区别顶uCache-主存"层次“主存-舲磁目 的为了弥补主存速度的不足为了弥补主存容量的不足存緒理弼主要由专用硕件实现主要由软件实现访间速度的比值第一级和第m几比一几百比_典型的块（页）大小几十个字节几詡几朴川CPI-般二及的访问方式可直接访问均通过第一级失效时CPU是否切换不切换切换到其他进程1•“写"操作必须在确认是命中后才可进行"写”访问有可能导致Caehe和主存内容的不一致两种写策略写策略是区分不同Cache设计方案的一个重要标志。>写直达法执行“写”操作时，不仅写入Cache,而且也写入下一级存储器。>写回法（也称为拷回法）执行“写”操作时，只写入Cache.仅当Oiche中相应

的块被替换时，才写回主存。（设置“修改位”）平均访存时间公式可以分为指令访问和数据访问两部分：平均访存时间=指令所占的百分比X（指令命中时间+指令失效率X失效开销）

十数据所占的百分比X（数据命中时间十数据失效率X失效开销）1.稈序执行时间CPU时间=（CPU执行周期数+存储器停顿周期数》X时钟周期时间其中：存储器停顿时钟周期数=“读”的次数X读失效率X读失效开销+“写”的次数X写失效率X写失效开销存储器停顿时钟周期数=访存次数X失效率X失效开销访存次数

指令数X失效率X失效开销卜时钟周期时间访存次数

指令数X失效率X失效开销卜时钟周期时间每条指令的平均失效次数=盍奚譽扌曰令逊.访存枕.数X失效率指令数寸间=7Cx|CJVs破”+存储青作瞿期数）乂时钟周期时间例5.2我们用一个和AlphaAXP类似的机器作为第一个例子口假设心证血失效开销为50个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是迂0个时钟周期，访问gche失效率为2%,平均每条指令访存1.33次°试分析Ceiche对性能的影响口解別时间=心ICPI品+存储科数X时钟周期时间考虑C眈血的失效后，性能为：EPU时间^CMhfl=ICX（2.0+1.33X2%X50）X时钟周期时间=ICX3.33X时钟周期时间实际丹:3.3333/2.0=1.67（倍）QPU时间也增加为原来的1.研倍.但若不采用Cache,则=CPI=2.0+50X1.33=68.5>Cache对于低CPI、高时钟频率的CPU来说更加重要。>优化缓存性能的16种方法增大块降低失效率增大缓存提高相联程度采用多级缓存让读失效优先于写在缓存索引期间避免地址转换缩短命中时间容量小、结构简单的cache缩短命中时间路预测实现缓存访问的流水化增加缓存带宽采用无阻塞缓存采用多种缓存合并写缓冲区降低缺失代价编译器优化（循环父换、分块）降低缺失率对指令和数据进行硬件预取降低缺失代价或缺失率用编译器控制预取5.3.4VictimCache一种能减少冲突失效次数而又不影响时钟频率的方法。基本思想>在Cache和它从下一级存储器调数据的通路之间设置一个全相联的小Cache,用于存放被替换出去的块(称为Victim),以备重用。> Ch3SIMDvsMIMD(3个优势)♦SIMD的3种变体：向量体系结构、多媒体SMD指令集扩展、图形处理单元GPUVMIPS的主要组件(4)流水线冲突是指对于具体的流水线来说，由于相关的存在，使得指令流中的下一条指令不能在指定的时钟周期执彳丁。流水线冲突有三种类型：结构冲突、数据冲突、控制冲突1.最基本的开发循环级并行的技术>循环展开(loopunrolIing)技术》 >采用向量扌旨令和向量数扌启表示Tomasulo算法：核心思想：记录和检测指令相关，操作数一旦就绪就立即执行，把发生RAW冲突的可能性减少到最小；通过寄存器换名来消除WAR冲突和WAW冲突。 >缓存一致性协议(Cachecoherenceprotocols):为多个处理器保存缓存一致性的协议>解决缓存一致性的两种协议：基于目录的协议(directorybased):用特定的物理存储快来保存每一个块的共享状态。监听式的协议(snooping):如果一个缓存拥有某一物理存储器块中的数据副本，它就可以跟踪该块的共享状态。>监听一致性协议写入失效协议(writeinvalidateprotocol):确保处理器在写入某一数据项之前，获取对改数据项的独占访问，在执行写操作时会使其他副本失效。使用总线来执行失效操作。在获得总线访问权限之前，无法实际完成共享数据项的写入操作。写入更新协议(writeupdate):在写入一个数据项时更新该数据项的所有缓存副本计算机的发展历程：数据处理、信息处理、知识处理、智能处理解决一致性问题的策略： >WSCv.s.HPCHPC的处理器和节点之间的网络通常比WSC中快得多，因为HPC应用程序的独立性更强，通信更频繁。HPC倾向于使用定制硬件(特别是在网络中)，通常不能通过使用大众化商用芯片来降低成本。HPC强调线程级并行或数据级并行，通常强调完成单项任务的延迟，WSC强调请求级并行。HPC集群通常拥有长时间的运行的作业，会使服务器满荷运行，甚至能持续数周以上，而WSC中服务器的利用率在10%-50%之间，而且每天都会发生变化。WSCv.s.Datacenters数据中心集不同的硬件和软件于一身，为一家组织中的不同客户提供服务oWSC使仓库中的硬件和软件看起来像只有一台计算机，只是在上面运行着各种不同的应用程序。传统数据中心的最大成本是维护人员的费用，WSC中，服务器硬件是最大的成本。传统数据中心不具备WSC的规模，无法获得规模经济效应，也没有WSC面对的挑战和机遇，无论是体系结构方面还是运转方面。WSC的成本构建成本【Capitalexpenditures(CAPEX)资本性支出】：服务器、电力与制冷基础设备、网络设备、其他基础设备运行成本【Operationalexpenditures(OPEX)运行性支出】：用电成本、安全与设施管理人力成本PUE(PowerUtilizationEffectiveness功率利用效率) 测量WSC的效率PUE=总设施功率/IT设备功率PUE三1，PUE越大，WSC的效率就越低云计算的三个特点：风险转移、成本相关性、按需付费云计算服务的框架一一“SPI”。这个缩写代表着云计算提供的三种主要的服务：软件即服务(software-as-a-service,SaaS)，平台即服务(platform-as-a-service,PaaS)，以及基础设施即服务(infrastructure-as-a-service,IaaS)。图2-3描述了云计算的服务、用户和类型之间的关系。最烫用户平台提洪商服箸接口按使用重收费按里收喪朋势接口应用朋箸提供商XASP^-ApplicationServiceProvider^基础设施即朋务（IaaS）按使用里收费云计算荃础设施提供商/虚拟化层）最烫用户平台提洪商服箸接口按使用重收费按里收喪朋势接口应用朋箸提供商XASP^-ApplicationServiceProvider^基础设施即朋务（IaaS）按使用里收费云计算荃础设施提供商/虚拟化层）性能的发展趋势一一带宽优于时延2014.10.163计算机技术的飞速发展得益于两个方面：计算机制造技术的发展、计算机系统结构的创新计算机系统中的透明性举例：浮点运算器、多核透明性一虚拟化一云计算计算机体系结构：必考：定量原理（5个）30%1、以经常性事件为重点（大概率事件优先原则）2014、10、23软件应满足可以向上和向后兼容。解释方法：一条一条指令地调进内存，一条一条地解释。时间长但花费空间少提高并行性的技术途径:时间重叠（流水技术）资源重复：引入空间因素，以数量取胜。资源共享计算机的分类划代主要以器件作为划分标准2014.10.30优化缓存性能的16种方法（必考）2014.11.27第四章考试比例较小开发ILP涉及到的主要技术（可能考）参考课件后的：ILP研究中为客服各种停顿所采取的相关技术。2014.12.4开放考题：GPU、云计算（软件级服务，平台式服务。。。3个）（与书上第六章相关，并适当查询新资料）E.g.超算中心有什么特别之处（可能考）Thamosulo算法核心思想、基本概念第四章没有计算题，主要考GPU和SIMD...SIMD的三个变体加速比（必考）2014.12.18考点：看书上相关的例子重新写消除相关（寄存器重命名）期末考试不考流水线2014.12.25考：填空：云计算的三个特点：风险转移、成本相关性、按需付费考：概念题：PUEPUE总是大于等于1PUE等于1最佳大于1时说明资源浪费考：解释WSC的成本：构建成本和运行成本画出SPM模型（3个服务）HPC服务器2015.1.8（考点）计算机性能的变迁：从单处理器到多核将来的计算机：智能并行性分级存储结构相联3C4C模式3C模式：强制（Compulsory）、容量（Capacity）、冲突（Conflict）、一致性（Coherency）缺失平均访存公式优化（6基本+10高级（分5类））三、 相关ILP流水线消除停顿的方法不计算Tomasulo算法基本思想CPIIPC相关性在数组的情况下如何解决相关性四、SIMD的三种变体数据级并行相关性的引申第四章的相关性的例子五、 （期中测过）两个协议解决一次性问题的策略仓库级计算机的基础设施和价格——运行成本（制冷等）PUE的公式构建成本和运行成本云计算讣算机休系结构和关公式1.CPU时伺比旨令数xCPIx时钟周期时间2X的速度杲丫的门倍：n茫执行时闾丫/执行时同«=料就J件能yAmdahl逞律:总加速比=療抗行时间（总加速比=療抗行时间（1-升级比例H升级比例

升级加速比4•能耗*容性负菽*电压“5.功率立工g*容性负载龙电压S开关频率6.功率曲x电流机*电压7