计算机组成原理知识点

数字逻辑层f微体系结构层f指令系统层f操作系统层f汇编语言层f高级语言层f应用程序层计算机字长:通常用多少个二进制位来表示一个数据或一条指令是一个关键技术指标例16、32、64,这个位数称为计算机字长.CPU主频:CPU系统使用的时钟脉冲的频率.CPU每一秒钟执行的指令数，单位MIPS.T=CPI*T_IC*IT是执行一个程序占用的全部时间,CPI是执行一条指令平均使用的CPU时钟个数,T_IC是一个CPU时钟的时间长度-CPU主频f倒数1/f,I是这个程序的指令条数.MIPS用来描述整数指令,MFLOPS浮点数指令的执行速度.进制转换:小数点前是除，小数点后是乘.奇偶校验码:一种开销最小，能发现数据代码中一位出错情况的编码实现原理:使原来合法编码的码距由1增加到2.数据奇校验的编码偶校验的编码奇1最高位+0最高位+1偶1最高位+1最高位+0浮点数:小数点在数据中的位置可以左右移动的数据.表示:N=M*（R的E次方）M浮点数的尾数;R为阶码的基数;E阶的阶码.在计算机中表示：MsEMMs是尾数的符号位，即浮点数的符号位，安排在最高一位;E是阶码，紧跟在符号位之后，占用m位，含阶码的一符号;M是尾数，在低位部分，占用n位.IEEE标准的浮点数格式：符号位阶码尾数部位数短浮点数（单）182332长浮点数（双）1115264临时浮点数1156480补码加、减运算中的溢出问题:［X+Y］补=冈补+［Y］补［X-Y］补=［乂］补+［-Y］补两个符号相同的补码数相加,如果和的符号与加数的符号相反,或两个符号相反的补码相减，差的符号与减数的符号相同，都属于运算结果溢出.两个补码数相加减时,若最高位数值向符号位送的进位与符号位送向更高位的进位值不相同，也是运算结果溢出.在采用双符号位运算时，若两个符号位的值不同则是溢出.01表明两个正数相加，结果大于机器所能表示的最大正数,称为”上溢";10表明两个负数相加,结果小于机器所能表示的最小负数，称为”下溢”;双符号位的高位符号位，不管结果溢出否，均是运算结果正确的符号值,这个结论在乘法过程中是有实际意义的.CISC是指采用一整套计算机指令进行操作的计算机.RISC是指精简指令系统计算机.在计算机指令系统的优化发展过程中，出现过两个截然不同的优化方向：CISC技术和RISC技术。CISC是指复杂指令系统计算机（ComplexInstructionSetComputer）；RISC是指精简指令系统计算机（ReducedInstructionSetComputer）。这里的计算机指令系统指的是计算机的最低层的机器指令，也就是CPU能够直接识别的指令。随着计算机系统的复杂，要求计算机指令系统的构造能使计算机的整体性能更快更稳定。最初，人们采用的优化方法是通过设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令系统实现，以此来提高计算机的执行速度，这种计算机系统就被称为复杂指令系统计算机，即ComplexInstructionSetComputer，简称CISC。另一种优化方法是在20世纪80年代才发展起来的，其基本思想是尽量简化计算机指令功能，只保留那些功能简单、能在一个节拍内执行完成的指令，而把较复杂的功能用一段子程序来实现，这种计算机系统就被称为精简指令系统计算机.即ReducedInstructionSetComputer，简称RISC。RISC技术的精华就是通过简化计算机指令功能，使指令的平均执行周期减少，从而提高计算机的工作主频，同时大量使用通用寄存器来提高子程序执行的速度指令周期:CPU从内存取出一条指令并执行这条指令的时间总和。CPU周期:又称机器周期,CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义.时钟周期:通常称为节拍脉冲或T周期. 注：一个CPU周期包含若干个时钟周期.指令执行步骤:读取指令f指令译码-ALU执行一内存读写一数据写回读取指令是每一条指令必须首先完成的，所完成的功能对所有指令都相同指令译码完成的功能对多数的指令是类似的，例如判断指令类型/读寄存器组等ALU执行运算所完成的是数据计算或者地址计算功能，对不同指令会有所区别读写内存或接口仅出现在读写内存或者接口的指令执行过程中数据写回完成把ALU的计算结果或从内存/接口读来的数据写入寄存器组寻址方式:1.立即数寻址-操作数直接给出在指令字中，即指令字中直接给出不再是操作数地址，而是操作数本身.直接寻址-在指令中直接给出操作数在存储器中的地址.寄存器寻址-在指令字中给出通用寄存器的编号，所访问的寄存器的内容就是运算用到的数据;寄存器间接寻址-在寄存器中给出的不是操作数，而是操作数在存储器中的地址.变址寻址-把在指令字中的一个数值（变址偏移量）与一个被称为变址寄存器的内容相加之和作为操作数的地址，用于读写存储器相对寻址-把在指令字中给出的一个数值（相对寻址偏移量）与程序计数器PC的内容相加之和作为操作数的地址或转移地址.基址寻址-把在程序中所用的地址与一个特定的寄存器（基地址寄存器）的内容相加之和作为操作数的地址或指令的地址.间接寻址-在指令字中给出的不是一个操作数的地址，而是一个操作数地址的地址，或一条指令地址的地址.堆栈寻址-操作码部分指明一个操作数为堆栈中的一个单元的内容...16.为读写输入/输出设备,通常有哪几种常用的方式用以指定被读写设备？答:设备号，设备入出端口地址和设备映像地址.计算机的核心功能:提供连续执行指令的能力,而每一条指令往往又要分成几个执行步骤才得以完成.计算机控制器的基本功能:依据当前正在执行的指令和它所处的执行步骤,形成并提供出在这一时刻整机各部件要用到的控制信号.硬连线控制器:又称组合逻辑控制器，它的基本运行原理是使用大量的组合逻辑门线路，直接提供出控制计算机各功能部件协同运行所需要的控制信号。其优点是，形成这些控制信号所必需的信号传输延迟时间短，有利于提高系统运行的速度。其缺点是，形成控制信号的电路设计比较复杂，再用与、或、非等组合逻辑门电路把设计结果实现出来也相对烦恼，尤其是要变以一些设计时不大方便。微程序控制器:它的基本运行原理，是用多条微指令”解释执行”每一条指令的功能。硬件组成中的核心线路是一个被为控制存储器的部件（用ROM芯片实现），用于保存由微指令（指令一个执行步骤用到的控制信号的集合）组成的微程序.其缺点是运行速度慢，难以使用在性能要求特别高的计算机系统中.5.简述计算机的控制器的功能和基本组成，微程序的控制器和组合逻辑的控制器在组成和运行原理方面的相同、不同之处表现在哪里？答:控制器的功能是自动连续地执行指令序列，并依据当前正在执行的指令和它所处的执行步骤，提供出在这一时刻整机各部件要用到的控制信号。控制器的基本组成包括（1）程序计数器（PC）（2）指令寄存器（IR）（3）脉冲源、启停控制逻辑、指令执行的步骤标记线路（4）全部时序控制信号产生部件微程序的控制器和组合逻辑的控制器在组成同类型的控制器，其共同点是：基本功能都是提供计算机各个部件协同运行所需要的控制信号，组成部分都有程序计数器PC，指令寄存器IR，都分成几个执行步骤完成每一条指令的具体功能；不同点主要表现在：处理指令执行步骤的办法，提供控制信号的方案不一样，组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号，其优点是运行速度明显地快，缺点是设计与实现复杂些，但随着大规模现场可编程集成电路的出现，该缺点已得到很大缓解；微程序的控制器是通过微指令地址的衔接区分指令执行步骤，应提供的控制信号是从控制存储器中读出来的，并经过一个微指令寄存器送到被控制部件的，其缺点是运行速度要慢一些，优点是设计与实现简单些，易于用于实现系列产品的控制器，理论上可实现动态微程序设计.

指令:指示计算机硬件系统完成一项最基本的运算或者操作功能的命令，使用的全部指令组成一台计算机的指令系统，用于设计完成各种计算任务或者信息管理等功能的程序，运行中的程序将保存在主存储器中。指令是程序设计人员与计算机系统沟通和交互的媒介。微指令:直接控制计算机硬件线路完成指令功能的控制信号的集合，被划分为微指令字段和下地址字段两大部分。计算机厂家用微指令设计“解释”每一条指令执行过程的微程序，微程序被固化在控制存储器中。微指令是计算机指令和硬件电路之间建立联系的媒介，计算机的使用人员通常接触不到微程序和微指令的内容。控制部件通过控制线向执行部件发出各种控制命令，通常这种控制命令叫做微命令执行部件接受微命令后所执行的操作就叫做微操作多级结构存储器系统:采用3种运行原理不同、性能差异很大的存储介质，来分别构建高速缓冲存储器、主存储器和虚拟存储器，再将它们组成通过计算机硬件软件统一管理与调度的3级结构的存储器系统。程序运行的局部原理体现在：（1）时间方面:在一小段时间内，最近被访问过的程序和数据很可能再次被访问。（2）空间方面:这些最近被访问过的程序和数据，往往集中在一小片存储器区域中。（3）指令执行顺序方面:指令顺序执行比转移执行的可能性要大（大约为5:1）。3级不同的存储器中存放的信息必须满足:一致性原则;包含性原则。动态存储器的存储原理:刷新方式有两种集中式刷新:指在一个刷新周期内，利用一段固定的时间，依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写。集中式刷新的缺点是在刷新期间不能访问存储器。分散式刷新:第一种，把对每一行的再生分散到各个工作周期中去。第二种，为了提高存储器工作效率，经常采取在2ms时间内分散地将1024行刷新一遍的方法，具体做法是将刷新周期除以行数，得到两次刷新操作之间的时间间隔t，利用逻辑电路每一时间间隔t产生一次刷新请求。存储器容量扩展：字*位1•位扩展:加大字长。拉扩展的连接方式是将多片存储器的地址、片选、读/写端连接在一起，数据端单独引出。2•字扩展:增加存储器中字的数量。静态存储器进行字扩展时，将各芯片的地址线、数据线、读/写控制线连接在一起，而由片选信号来区分各芯片的地址范围。3.字位扩展:字向和位向同时扩充。例:存储器的容量：M*N位，若使用L*K位存储器芯片，那么共需M/L*N/K个存储器芯片。在计算机中，为什么要采用多级结构的存储器系统？它的应用是建立在程序的什么特性之上的？答:为了缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾，另一方面又要解决主存储器容量小，存不下更多的程序和数据的难题，当前计算机系统中，广泛采用了多级结构的存储器系统。它的应用是建立在程序运行的局部性原理之上的。多级结构的存储器是由哪三级存储器组成的？每一级存储器使用什么类型的存储器介质？这些介质的主要特性是什么？在多级结构的存储器系统中，何谓信息的一致性原则和包含性原则？答:多级结构的存储器是由高速缓冲存储器、主存储器和虚拟存储器三级结构组成的。每一级存储器使用的存储器介质及特性如下：介质静态存储器（SRAM）介质静态存储器（SRAM）特性速度特快、成本高不需要刷新、容量较小速度较慢、成本较低需要刷新、容量较大速度慢、成本低、容量极大主存储器动态存储器（主存储器动态存储器（DRAM）磁盘虚拟存储器磁盘信息的一致性原则是：同一个信息会同时存放在几个级别的存储器中，此时，这一信息在几个级别的存储器中必须保持一致。信息的包含性原则是：处在内层（更靠近CPU）存储器中的信息一定被包含在各外层的存储器中。高速缓冲存储器的作用:缓解主存速度慢、跟不上CPU读写速度要求的矛盾。Cache的3种映像方式：全相联映像方式:主存的一个字可以映像到整个Cache的任何一个字中，反过来说，Cache的一个字中，在不同时刻可能存放的是整个主存中的任何一个字中的内容，即二者的对应关系是完全随意的，没有任何强制性的限制条件。优点：灵活性高。缺点：必需一一对应，实现成本高。直接映像方式:指主存的一个字只能映像到Cache的一个唯一确定的字中，反过来说，Cache的一个字中，在不同时刻存放的仅是整个主存中可确定的某些字中的一个字的内容，即二者的对应关系是完全硬性确定的，没有任何选择余地。优点：实现线路简单、成本低。缺点：缺乏灵活性，影响命中率。多路级相联映像方式:它是上两种方式的折中处理方案，不是在主存和Cache之间实现字的完全地随意对应，也不是主存和Cache之间的实现字的多对一的硬性对应，而是实现一种有限度的随意对应。评测：是上面两个的中间性能.Cache实用中的问题：Cache替换算法写Cache策略Cache的命中率高速缓冲存储器在计算机系统中的主要作用是什么？用什么类型的存储器芯片实现，为什么？高速缓存与主存在读写原理方面有何区别？答：高速缓冲存储器(CACHE)的使用是为了缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾。高速缓冲存储器是用静态存储器(SRAM)的存储器芯片实现的。因为静态存储器(SRAM)的存储器芯片不需要刷新，速度快。主存储器读写原理是：必须在指令中给出主存的存储单元地址，通过译码电路选中主存的一个单元，再执行读写操作。高速缓冲存储器(CACHE)的容量很小，无法用主存地址去选择CACHE的一个单元，所以使CACHE的每个存储单元有三部分组成，如图所示：有效位标志字段 数据字段1或0主存地址信息 主存单元复制过来的数据数据字段：当CPU第一次读出主存某一单元内容时，顺便写进CACHE的某一个单元有效位：“1”表示数据字段内容有效；“0”表示数据字段内容无效标志字段：保存相应主存储单元的地址信息。当程序中的一条指令要用一个内存地址读主存的某一个单元时，就用这一地址来与CACHE中的各个标志字段的内容相比较，若有相同者，则该CACHE单元的数据字段内容就是欲要的数据。高速缓冲存储器有哪三种主要的映像方式？从地址映射和地址变换比较它们各自的组成特点。答：高速缓冲存储器有三种主要的映像方式：全相联映像方式、直接映像方式和多路组相联映像方式。从地址映射和地址变换比较它们各自的组成特点如下：全相联映像方式：就是主存的一个字(或字块)可以映像到整个CACHE的任何一个字(或字块)中。标志字段存放了主存地址的一部分，实现CACHE标志字段的比较操作要访问到每一个CACHE单元，所以电路过多过复杂，实现成本太高。直接映像方式：就是主存的一个字(或字块)只能映像到整个CACHE的一个准确确定的字(或字块)中。二者的对应关系是完全确定的，没有任何选择余地。在CACHE标志字段仅写入主存地址的区段号。比较时仅用主存地址的区段号与CACHE标志字段比较即可。多路组相联映像方式：是全相联与直接映像方式的折衷方案。把CACHE分为若干组，每组包含几个区段，主存也分为组间采用全相联映像方式，而组内采用直接映像方式。总线的特性:功能、机械、时间、电器。 总线结构：单总线、双总线、三总线，它们怎么处理？单总线结构：所有部件都接到同一总线上。在同一时间内，只能有一个操作数放在单总线上。把两个操作数输入到ALU,需要分两次来做，而且还需要两个缓冲寄存器。双总线结构：两个操作数同时加到ALU进行运算,只需要一次操作控制就可以得到运算结果。但是因为两条总线都被输入数占据，因而ALU的输出不能直接加到总线上去，而必须在ALU输出端设置缓冲寄存器。三总线结构：ALU的两个输入端分别由两条总线供给，而ALU的输出则与第三条总线相连。这样，算术逻辑操作就可以在一步的控制之内完成。总线的性能指标：总线宽度：指数据总线的条数，用bit(位)表示。标准传输率：指在总线上每秒能传输的最大字节量，用MB/s表示。例如总线工作频率为33MHz，总线宽度为32位，则其最大传输速率为132MB/S。时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异同步总线，总线复用：通常数据总线与地址总线在物理上是分开的，数据总线传输数据信息，地址总线传输地址码。为了提高总线效率，有的总线系统将数据总线与地址总线共用一组物理线路，总线在某一时刻传输地址码，而在另一时刻传输数据信号或命令信号，称为总线的多路复用。信号线数：即地址总线、数据总线和控制总线的信号线之和。总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。其他指标：如负载能力等。总线仲裁:解决连接在总线上的多个主设备同时使用总线的竞争问题仲裁方式分类:按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类：1.集中式总线仲裁的控制逻辑基本集中在一处，需要中央仲裁器，分为链式查询方式、计数器定时查询方式、独立请求方式；链式查询方式链式查询方式的主要特点：总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。假如BG到达的接口无总线请求，则继续往下查询；假如BG到达的接口有总线请求，BG信号便不再往下查询，该I/O接口获得了总线控制权。离中央仲裁器最近的设备具有最高优先级，通过接口的优先级排队电路来实现。链式查询方式的优点：只用很少几根线就能按一定优先次序实现总线仲裁，很容易扩充设备。链式查询方式的缺点:对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。查询链的优先级是固定的，如果优先级高的设备出现频繁的请求时，优先级较低的设备可能长期不能使用总线。计数器定时查询方式总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置“1”BS线，获得了总线使用权，此时中止计数查询。每次计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。如果从中止点开始，则每个设备使用总线的优先级相等。计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。独立请求方式每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中的排队电路决定首先响应哪个设备的请求，给设备以授权信号BGi。独立请求方式的优点：响应时间快，确定优先响应的设备所花费的时间少，用不着一个设备接一个设备地查询。其次，对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序；还可以用屏敝禁止)某个请求的办法，不响应来自无效设备的请求。计算机和I/O设备之间，可以采用不同的控制方式进行数据传送：1.程序直接控制方式;2.程序中断传送方式;3.直接存储器访问方式;4.I/O通道控制方式;5.外围处理机方式；中断：指当出现需要时，CPU暂时停止当前程序的执行转而执行处理新情况的程序和执行过程。即在程序运行过程中，系统出现了一个必须由CPU立即处理的情况，此时，CPU暂时中止程序的执行转而处理这个新的情况的过程就叫做中断。中断的类型:按引起中断的原因划分：输入、输出中断；计算机故障中断；实时时钟中断；软件中断；数据通道中断。按中断处理类型划分：不可屏蔽中断、可屏蔽中断。中断优先级:①各种中断源根据其重要性不同所划分的优先级别，高级别的中断源提出的中断请求可以使低级别的中断服务程序中断，转而执行出级别的中断服务。②如果一个中断请求已经被响应，则同级别的其他中断响应将被禁止。③如果同级别的多个中断同时出现，则按cpu查询次序确定哪个中断请求被响应。中断的处理过程为：关中断（在此中断处理完成前，不处理其它中断）、保护现场、执行中断服务程序、恢复现场、开中断。1.计算机总线的功能是什么？从功能区分，总线由哪三部分组成？各自对计算机系统性能有什么影响？答:计算机总线是在计算机的各部件之间传输信息的公共通路。从功能区分，总线由数据总线、控制总线和地址总线三部分。数据总线在计算机部件之间传输数据（数据、指令）信息，它决定了计算机系统数据输入/输出能力。地址总线在计算机部件之间传输地址信息，它决定了系统可以寻址的最大内存空间。控制总线给出总线周期类型、I/O操作完成的时刻、DMA周期、中断等有关的控制信号。详细解释什么是中断：中断是计算机中的一个十分重要的概念，在现代计算机中毫无例外地都要采用中断技术。什么是中断呢？可以举一个日常生活中的例子来说明，假如你正在给朋友写信，电话铃响了。这时，你放下手中的笔，去接电话。通话完毕，再继续写信。这个例子就表现了中断及其处理过程：电话铃声使你暂时中止当前的工作，而去处理更为急需处理的事情（接电话），把急需处理的事情处理完毕之后，再回头来继续原来的事情。在这个例子中，电话铃声称为“中断请求”，你暂停写信去接电话叫做“中断响应”，接电话的过程就是“中断处理”，相应地，在计算机执行程序的过程中，由于出现某个特殊情况（或称为“事件”），使得CPU中止现行程序，而转去执行处理该事件的处理程序（俗称中断处理或中断服务程序），待中断服务程序执行完毕，再返回断点继续执行原来的程序，这个过程称为中断。计算机为什么要采用中断：为了说明这个问题，再举一例子。假设你有一个朋友来拜访你，但是由于不知道何时到达，你只能在大门等待，于是什么事情也干不了。如果在门口装一个门铃，你就不必在门口等待而去干其它的工作，朋友来了按门铃通知你，你这时才中断你的工作去开门，这样就避免等待和浪费时间。计算机也是一样，例如打印输出，CPU传送数据的速度高，而打印机打印的速度低，如果不采用中断技术，CPU将经常处于等待状态，效率极低。而采用了中断方式，CPU可以进行其它的工作，只在打印机缓冲区中的当前内容打印完毕发出中断请求之后，才予以响应，暂时中断当前工作转去执行向缓冲区传送数据，传送完成后又返回执行原来的程序。这样就大大地提高了计算机系统的效率。什么是中断的优先级：我们仍然可以举例说明中断优先级的概念。在上面的例子中，如果在电话铃响的同时，门铃也响了，那么你将在“接电话”和“开门”这两个中断请求中选择，先响应哪一个请求。这就有一个谁优先的问题。如果“开门”比“接电话”重要（或者说“开门”比“接电话”的优先级高），那么就应该先开门，然后再接电话，接完电话后再回头来继续写信。这就是说，当同时有多个中断请求时，应该先响应优先级较高的中断请求。此外，如果在响应一个中断，执行中断处理的过程中，又有新的中断事件发生而发出了中断请求，应该如何处理也取决于中断事件的优先级。当新发生的中断事件的优先级高于正在处理的中断事件时，又将中止当前的中断处理程序，转去处理新发生的中断事件，处理完毕才返回原来的中断处理。在上面的例子中，我们假设“开门”比“接电话”的优先级高。在你写信时，电话铃响了，你去接电话，在通话的过程中，门铃又响了。因为“开门”的优先级高，你只能让通话的对方稍等，放下电话去开门。开门之后再回头继续接电话，通话完毕再回去继续写信。而如果“开门”比“接电话”的优先级低，那么在通话的过程中门铃响了也可以不予理睬，通话结束再去开门。当然，在日常生活中，谁也不会为“开门”和“接电话”规定一个优先级别的高低。但是在计算机中，各种中断事件很多，其优先级都有规定，否则就会乱套。在计算机中，中断事件的优先级是根据事件的实时性、重要性和软件处理的方便性来安排的。中断的屏蔽：中断屏蔽也是一个十分重要的功能，所谓中断屏幕蔽是指通过设置相应的中断屏蔽位，禁止响应某个中断。这样作的目的，是保证在执行一些重要的程序中不响应中断，以免造成迟缓而引起错误。例如，在系统启动执行初始化程序时，就屏蔽键盘中断，使初始化程序能够顺利进行。这时，敲任何键，都不会响应。当然对于一些重要的中断是不能屏蔽的，例如重新启动、电源故障、内存出错、总线出错等影响整个系统工作的中断是不能屏蔽的。因此，从中断是否可以被屏蔽来看，可分为可屏蔽中断和不可屏蔽中断两类。中断源：凡是能够引起中断原因或提出中断请求的设备和异常故障均称被称为“中断源”。通常中断源有以下几种：外部设备请求中断。一般的外部设备(如键盘、打印机和A/D转换器等)在完成自身的操作后，向CPU发出中断请求，要求CPU为他服务。由计算机硬件异常或故障引起的中断，也称为内部异常中断。故障强迫中断。计算机在一些关键部位都设有故障自动检测装置。如运算溢出、存储器读出出错、外部设备故障、电源掉电以及其他报警信号等，这些装置的报警信号都能使CPU中断，进行相应的中断处理。实时时钟请求中断。在控制中遇到定时检测和控制，为此常采用一个外部时钟电路(可编程)控制其时间间隔。需要定时时，CPU发出命令使时钟电路开始工作，一旦到达规定时间，时钟电路发出中断请求，由CPU转去完成检测和控制工作。数据通道中断。数据通道中断也称直接存储器存取(DMA)操作中断，如磁盘、磁带机或CRT等直接与存储器交换数据所要求的中断。程序自愿中断。